基于FPGA的高速卷积的硬件设计实现
时间：12-06
来源：互联网
点击：
本文基于Altera的FPGA EP2S60F1 020C8，搭建了结合A/D，D/A等功能的配套处理平台，完成了对高速离散卷积的硬件实现，使该系统在100 MHz时工作正常，满足了设计要求。
- 基于FPGA的DSP设计方法(08-26)
- 电力电子装置控制系统的DSP设计方案(04-08)
- 基于DSP Builder的VGA接口设计(04-10)
- 基于DSP和USB的高速数据采集与处理系统设计(05-01)
- 数字信号处理(DSP)应用系统中的低功耗设计(05-02)
- 基于DSP的嵌入式显微图像处理系统的设计(06-28)