Altera器件时间匹配问题的解决方案

时间：12-10 来源：互联网点击：

还可以通过在MAX+PLUSII中仔细地分配资源，来提高设计的可靠性。在MAX器件中通过PIA的信号将会有时间延时。为消除这种延时，可以在MAX+PLUSⅡ中进行团体分配，也就是将计数器邻接的位安排在同一个LAB中的诸宏单元内。

4 结束语

在组合电路中，从信号输入到稳定输出需要一定的时间。由于从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输入经不同通道传输到输出级的时间不同，由于这个原因，就产生了毛刺。这是一个普遍性的问题。本文对解决毛刺的方法作了一个总结，有利于大家快速、准确设计稳定的集成电路。在这个问题上，AHDL语言比VHDL语言要直观、易于理解。从宏观上看，要解决Altera器件设计中的时间匹配问题，要使用同步设计。采用同步电路设计也可以使电路免受外部因素影响（如硅处理工艺和温度变动）而造成的时间匹配问题。

上一篇：基于单片机PIC18F4550的USB接口设计
下一篇：System C特点及FPGA设计

问题解决方案匹配时间器件 Altera 相关文章：

栏目分类