采用FPGA/MCU技术的光电式滚转角测量仪的解决方案

本文设计基于FPGA/MCU的光电式滚转角测量仪，安装于实验转台上，实时输出滚转角度值，为弹体的滚转角测量提供对照基准，并可与上位机进行通信，将数据传送到主机中进行后续处理。

系统整体方案

滚转角测量仪物理架构如图1、2所示。a为滚转体，可沿轴向做360度旋转，在滚转体上某固定位置安装红外发光二极管k，光束方向沿截面径向朝外；b为侧支架，为了减少环境光线的干扰，采用封闭式设计，沿支架周向均匀安装n个光敏接收电路gl-gn，n值视所需测量精度而定；当滚转体旋转到某角度时，延径向发射红外光，侧支架上的光敏三极管对其进行接收，把光信号转换为电压信号，经过处理之后送给主控板，主控板通过判断是哪个光敏三极管接收到了信号来确定滚转角度，滚转体也可能会刚好旋转到两个光敏三极管之间，导致二者同时接收到光信号，此时可对信号进行AD转换，然后通过相应算法对转换值进行处理，从而解算出滚转角。

　　系统硬件设计

滚转角测量仪的硬件框图如图3所示，包括红外光发射模块、光敏接收模块、FPGA/MCU信息处理模块、电源模块、LED显示模块等，以下分别进行具体介绍。

红外光发射模块选用方向性较强的窄角度红外发光二极管PH303，波长0.94mm，通过510Ω限流电阻与弹上的陀螺仪或者磁探测模块相连接，当滚转体转到某角度时由单片机控制其持续发光。由于发光二极管与光敏接收模块之间的距离较短，仅有3~4cm，因此采用小功率直射方式便可满足要求。

光敏接收模块采用UNI公司的NPN光敏三极管MID-32A22，接收光波长也为0.94mm。接收模块电路如图4所示，实物如图5所示，Q1为光敏三极管，LM358D为双通道集成运算放大器。在Q1上施加9V的偏置电压，保证集电结处于反向偏置，发射结处于正向偏置。室温条件下，当受到红外光照射时，发射集的输出电流与入射光强度呈线性关系，范围在1.5~2mA之间，R4取值为330Ω，则LM358D的引脚5输入电压在0.5~0.66V之间。前级运放搭建成同相比例放大器，取R1=1kW，R2=5kW，放大倍数为(1+5/1)=6倍，则引脚7的输出电压在以上。后级运放搭建成一阶低通有源滤波器，取R3=15.8kW，C1=0.1mF，截止频率为100Hz。Ax(x=1-n)为经过光电转换及信号调理之后的输出信号，本系统中n取值为37，即在侧支架上沿周向均匀安装37个光敏接收模块。当Q1接收到足够强度的入射红外光时Ax输出为高电平，没有受到入射光照射时保持为低电平，信号直接送至FPGA/MCU信息处理模块的相应引脚。

FPGA/MCU信息处理模块：FPGA作为主处理器，两片MCU作为协处理器，FPGA与MCU及上位机之间均使用串口通信方式。

FPGA采用Altera公司的EP1C3T144，具有2910个逻辑单元，可用IO引脚达104个，集成1个PLL模块，使用与1.5V联合供电，上电次序可任意配置，可灵活选择使用主动串行方式或者JTAG方式进行调试，外接50MHz有源晶振为芯片提供基准频率。

MCU选用Cygnal公司的C8051F310，工作电压2.7V~3.6V，最高工作频率可达25MHz，提供1280字节RAM和16Kb FLASH，29个耐5V电压的可配置IO引脚，片内集成21路10位200KSPS ADC及硬件增强型UART，可使用Silicon lab2线调试方式。

FPGA与MCU的硬件连接如图6所示，光敏接收模块的输出信号A1-A37依次送至FPGA各引脚及MCU的ADC输入引脚，由于每片C8051F310最多只允许21路ADC输入，因此使用两片MCU，MCU A采集A1-A20，MCU B采集A18-A37，其中A18、A19、A20被重叠采集。如果两片MCU采集的信号互不重叠，比如MCU A采集A1-A18，MCU B采集A19-A37，当滚转体转至g18与g19之间时，二者都受到一定强度的红外光照射，输出信号A18、A19同时为高电平，则需要将A18的值从MCU A送至MCU B进行集中处理，增加编程工作量，而且由于不是同一芯片的ADC采集到的数据，不排除存在系统误差的可能性，从而影响滚转角判断结果，但采集信号重叠之后，则仅使用MCU A或者MCU B就可单独进行处理，重叠信号越多处理范围越广。FPGA的TXi、RXi(i=0,1)引脚分别与两片MCU的自带的硬件增强型UART相连接，实现串口通信。

此外FPGA的UARTTX、UARTRX引脚与MAX3232CSE相连，将TTL电平转换成232电平，使用异步串口与上位机进行通信，电路连接如图7所示。

LED显示模块：由于滚转角度值范围在0度-360度之间，因此使用三位八段数码管可满足使用要求，选用力达公司的LDS-2381共阳数码管，其封装如图8所示。FPGA的八个引脚通过限流电阻与LED的A-G、DP引脚相连，由于LED消耗电流较大，而FPGA的引脚驱动能力不足，因此另外三个片选引脚分别先连接到NPN管的基集，NPN管的发射集再与LED的8、9、12引脚