基于DSP离散频率编码雷达信号的实现

摘要：离散频率编码序列集合是一种具有良好自相关和互相关性的正交编码波形序列集合，其信号可以提升网状多雷达系统的目标搜索能力、追踪与识别能力。为了设计这种信号，需要求解NP-难的组合优化问题，且考虑到DSP的速度限制和信号产生的实时性要求，采取简单有效的局部搜索算法，并利用TI公司的TMS320F28335和BB公司的DAC7724完成目标算法和波形输出，得到了符合要求的波形。
关键词：离散频率编码序列；局部搜索算法；数字信号处理器；数／模转换

0 引言
随着信息融合技术的快速发展，网状多雷达系统的目标搜索能力、追踪与识别能力都得到了极大的提升，进而凭借其高性能得到更加广泛的应用。然而，为了避免自干扰和检测混乱，网状雷达系统的信号需要特殊设计。如果系统传送的波形属于一个正交编码波形集合，而这个波形集合中的任一波形都具有近似冲击函数的自相关性，且任两波形间无互相关性，系统就可以根据实时需求来在单基、双基、多基之间转换，从而达到比传统雷达系统更强的目标探测、追踪、识别能力。
正交频率编码也属于一种跳频技术，可以抑制信号传输过程中的多径干扰，提高信噪比，更可以避免雷达信号被截获，提高雷达站的安全性。同时，信号的分集传送，也保证了信号的可恢复性，解决了衰减问题。
数字信号处理器(DSP)具有强大的运算和处理能力，并且具有数据传输速度快，可并行处理多条指令等优点。使用TI公司的DSP芯片TMS3-20F28335作为控制核心，BB公司的12位数／模转换器DAC7724作为执行部件，能够根据相应的数学函数描述输出任意波形。

1 离散频率编码的雷达信号的设计
假设一多雷达系统中有L个雷达站点，即有L个跳频序列，每个跳频序列包含N个时长为tb的连续子脉冲。编码信号可表示为：

式中：是子脉冲的编码频率；tb是子脉冲持续的时间。对于跳频序列l，其频率编码序列取为{n1△f，n2△f，…，nN△f)，其中：0≤ni≤N-1，一般取△f=1／tb。频率编码序列还可以进一步地用系数序列表示，即{n1，n2，…，nN}。
理想情况下，信号的自相关函数和互相关函数应该满足如下条件：
sl的自相关函数：


信号设计的目标是达到式(3)，式(4)所述的自相关和互相关特性。用能量函数E表示各跳频序列自相关函数旁瓣能量及所有不同的跳频序列间互相关函数能量之和，即：

使得E最小。这是一个NP-难问题，类似于TSP问题(旅行售货商问题)，目前还未找到多项式时间算法，因此需要使用一些不一定能达到最优解的启发式算法来求近似最优解。

2 局部搜索算法
2．1 算法思想
在解的邻域中搜索新解，如果新解的能量值下降，则接受新解，再在新解的邻域中继续搜索；否则舍弃新解，重新搜索。这样就会沿着能量下降的方向搜索到能量极小值点。
2．2 算法流程
局部搜索算法流程图如图1所示。

2．3 实现技术问题
(1)邻域的构造
对于频率编码序列集合F的每一行，随机选择两个元素进行位置调换得到新的序列，所有这样的序列构成原序列的2-opt邻域。这里的邻域不是欧氏距离意义上的邻域，而是汉明距离意义上的邻域。
(2)程序终止条件
考虑到整体的运行时间，可以设一个最大运行次数，让循环执行到一定程度后就终止。
2．4 优缺点分析
局部搜索算法只体现了集中的原则，而没有扩散的策略，属于贪心算法，有陷入局部最优解的危险；但收敛速度很快，效率很高，可大大降低对DSP速度的要求，有很高的实用价值。
2．5 Matlab算法仿真结果
仿真结果如表1所示。

2．6 结果分析
图2表明，在运行局部搜索算法的过程中，目标函数E的值呈现明显的减小趋势，故算法成功收敛。

图3表明，对于求得的每个频率序列，其对应波形的自相关性函数均近似于冲击函数，可使雷达具有较高的距离分辨力。

图4表明，对于求得的每两个频率序列，其对应波形的互相关函数均近似于零，可减少雷达间的干扰。

3 波形发生
3．1 芯片简介
TMS320F28335(TI)32位浮点数字信号处理器(DSP)芯片，拥有工作频率达150 MHz的32位DSP内核处理器，采用哈佛总线结构。程序读总线有22根地址线和32根数据线，数据读写总线都是32位。
DAC7724为4通道、12位分辨率、±10 V信号量程，建立时间10μs，±15 V供电的D／A转换器。理想的输入数字量与输出模拟量之间的关系如下：

式中：N为数字量输入；VOUT为模拟输出；VREFL为低参考电压；VREFH为高参考电压。
3．2 软件设计
3．2．1 设计思路
首先执行局部搜索算法，得到频率编码序列数组n[L，N]；然后启动定时器0，设置死循环等待中断；在中断服务子程序中将各时刻信号s的幅值送至DAC输出。
3．2．2 设计流程
中断服务子程序中可通过拨码开关控制波形频率个数，即从频率编码数组的N个频率中选取1个，2个或全部频率，以实现实时的单基、双基、多基间转换。其设计流程如图5所示。