实现SOPC的嵌入式软硬件协同设计平台

下面详细说明平台中重要的电源电路、Flash接口电路、SDRAM接口电路设计，其他部分电路可参考相应资料。
2．1 FPGA EP1C6Q
目前大部分Altera公司的FPGA均支持NiosIICPU，而Cyclone系列器件是当前世界上成本最低的FPGA芯片之一，因此本设计中的核心芯片采用Cyclone EP1C6，具有9800个逻辑单元，92Kb的RAM资源，提供两个全功能的锁相环(PLL)。I／O接口185个，还支持LVDS、DDR等传输接口。它的配置使用最新型的AS配置方式，配置芯片是EPCS4(Flash结构，4Mb)。
2．2 电源电路设计
本设计采用了可调三端稳压器LM1117T-ADJ，可以将电压进行线性转换，电流为800 mA，3引脚的T0200封装。Cyclone系列FPGA上电的最大电流为300mA，该芯片可以满足要求。LM1117需要在输出与地之间接入电容以维持内部电路的稳定，输入与地之间也需要接入电容对输入信号进行滤波。具体的连接如图3所示。

2．3 Flash接口电路设计
Flash即闪速存储器，是一种在系统可电擦写的存储器。作为一种非易失性存储器，Flash主要有两个功能，一部分用来存储数据，另一部分存储专用程序。
由于不同厂家的Flash的擦写时序往往不同，Niosll只支持部分常用的Flash，对于不支持的Flash类型，需要NiosII系统设计人员自己完成相关Flash擦写子程序的编写。本平台采用的AM29LV065 Flash存储器。采用48脚TSOP封装，8位数据宽度，工作电压为2．7～3．6V，读写操作都较一般Flash省电，仅需要单3 V电压即可完成在系统编程与擦除操作。
Flash选用的是22×8，即地址总线为22位，数据总线为8位，其连接关系如图4所示。

2．4 SDRAM接口电路设计
与Flash存储器不同，SDRAM不具有掉电保护数据的特性，但其操作都是由时钟作为同步。可以将其理解为一个电容，总是倾向于放电，为避免数据丢失，必须定时刷新(充电)。因此，要在系统中使用SDRAM，就要求微处理器具有刷新控制逻辑，或在系统中加入刷新控制逻辑电路。
在NiosII系统中，SDRAM主要用于存放运行程序和数据，并且其运行速度比Flash快很多。所以在SOPC系统中，当系统启动后，NiosII CPU首先从复位地址0x0处读取启动代码，在完成系统的初始化后，程序代码一般应调入SDRAM中运行，以提高系统的运行速度。平台使用的是hynix57V641620HGT，其存储容量为4Bank×1M×16位(64 Mb)。SDRAM与总线的连接关系如图5所示，其刷新频率是靠FPGA内的PLL经过相移来提供。

4 总结
嵌入式技术发展之迅速，嵌入式市场前景之广阔，使嵌入式教学和研发成为当今热点。近年来FPGA技术的飞速发展，各大FPGA厂商也相继推出针对SOPC开发的各种功能强大的开发套件，这使得FPGA在嵌入式系统设计中相对于传统的ASIC器件具有设计灵活、功能强大、一次性投入低、设计周期短等优势，在嵌入式系统设计中得到越来越广泛的应用。无论是嵌入式教学实验还是企业产品研发，嵌入式系统实验开发平台都具有很高的使用价值，其开发具有现实意义和社会经济价值。