基于ADS的接收机码元同步算法实现

过上表说明，如图5所示的系统中，码元同步模块对于的信号的抖动和接收端时钟的频率偏差有较强的纠正能力。抖动为半个码元长度时，模块将误码率从1.730E-5降到了9.039E-6。对于时钟的频率偏差纠正能力尤为突出，达到3MHz的范围（748.5MHz~~751.5MHz）内都可以锁定。当同时加入码元抖动和时钟偏差时，系统也表现出了较强的纠错能力。

3 结束语
本文简要介绍了在ADS仿真器中，设计一个16QAM接收机的码元同步模块，以消除恢复时钟偏差和I、Q两路信号的不同步引起的码元抖动的问题。并针对16QAM这种调制方式，提出了改进的误差提取算法。仿真显示可以满足不同速率下的接收机要求。

参考文献：
[1] 陈艳华李朝晖。《ADS应用详解》人民邮电出版社。
[2] F.M.Gardner，Interpolation in Digital Modems-Part I: IEEE Trans Comm, COM-41,pp501-504,Mar,1993.
[3] 黄载禄殷蔚华。《通信原理》科学出版社。
[4] 张辉，曹丽娜。《现代通信原理与技术》西安电子科技大学出版社，2002。
[5] 孔明东，邱昆。用于减小定时抖动的数字预滤波器设计[J]。电子科技大学学报，2002: 31。
[6] John G. Proakis. Digital Communication (Fourth edition)[M]. Beijing: Publishing house of electronics industry, 2001.
 
作者简介：苏鹏博西安电子科技大学在读研究生，研究方向：高频数字信号接收与处理技术研究。