数字电视信源编码的主要技术与标准浅析
准数字电视和数字高清晰度电视在内的数字电视体系的开发研究正加紧进行。信源编码作为数字电视系统的核心构成部分,直接决定了数字电视的基本格式及其信号编码效率,决定了数字电视最终如何在实际的系统中实现。为了减少信源输出符号序列中的剩余度、提高符号的平均信息量,对信源输出的符号序列所施行的变换。具体说,就是针对信源输出符号序列的统计特性来寻找某种方法,把信源输出符号序列变换为最短的码字序列,使后者的各码元所载荷的平均信息量最大,同时又能保证无失真地恢复原来的符号序列。
一、数字电视的信源编码
数字电视信号在进入传输通道前的处理过程一般如图1所示:
电视信号在获取后经过的第一个处理环节就是信源编码。信源编码是通过压缩编码来去掉信号源中的冗余成分,以达到压缩码率和带宽,实现信号有效传输的目的。信道编码是通过按一定规则重新排列信号码元或加入辅助码的办法来防止码元在传输过程中出错,并进行检错和纠错,以保证信号的可靠传输。
信源编码的作用之一是设法减少码元数目和降低码元速率,即通常所说的数据压缩:作用之二是将信源的模拟信号转化成数字信号,以实现模拟信号的数字化传输。
信源编码的目的是通过在编码过程中对原始信号冗余度的去除来压缩码率,因此压缩编码的技术与标准成为信源编码的核心。MPEG-2压缩编码输出的码流作为数字电视信源编码的标准输出码流已被广泛认可。目前数字电视系统中信源编码以外的其他部分,包括信道编码,调制器,解调器等,大都以MPEG-2码流作为与之适配的标准数字信号码流。
二、数字演播室标准ITU-R601
Blackfin系列DSP专门针对高速数据吞吐集成了并行外围接口(PPI),在传统的数据总线的基础上增加了一条数据吞吐通道。PPI接口:1)能以最高66 MHz 的频率接收数据,以最高60 MHz 的频率输出数据;2)不再需要额外的数据输入/输出缓冲,直接连接高速AD/DA输入输出数据;3)能够输入或输出ITU-R601/656 格式和带行场同步时钟的RGB格式的数字视频。使用PPI接口输入输出数据,辅以强大的DMA流量控制和高速SDRAM,使BlackfinDSP的内核独立于数据吞吐过程,充分发挥其密集运算能力,并简化了系统构架,在红外视频处理通用模块中取得了良好的应用。
ITU-R601主要是一种取样标准。模拟电视信号据此取样后进行8比特量化和线性PCM编码,即可得到符合数字演播室标准的基带数字信号。但是,由此得到的数字电视信号具有非常高的码率和带宽,难以进入实用。虽然ITU-R601建议早在1980年已经制定,但直到九十年代一系列有效的图像数码压缩技术及相应的国际标准出现以后,数字电视才得到了迅速的发展。
图像数据的压缩主要基于对各种图像数据冗余度及视觉冗余度的压缩,包括如下一些方法:
1.统计冗余度的压缩:对于一串由许多数值构成的数据来说,如果其中某些值经常出现,而另外一些值很少出现,则这种由取值上的统计不均匀性就构成了统计冗余度,可以对之进行压缩。具体方法是对那些经常出现的值用短的码组来表示,对不经常出现的值用长的码组来表示,因而最终用于表示这一串数据的总的码位,相对于用定长码组来表示的码位而言得到了降低。
视频图像在每一点的取值上具有任意性。对于运动图像而言,每一点在一段时间内能取可能的任意值,在取值上具有统计均匀性,难以直接运用熵编码的方法,但可以通过适当的变换编码的方法,如DCT变换,使原图像变成由一串统计不均匀的数据来表示,从而利用霍夫曼编码来进行压缩。
2.空间冗余度的压缩:一幅视频图像相邻各点的取值往往相近或相同,具有空间相关性,这就是空间冗余度。从频域的观点看,意味着图像信号的能量主要集中在低频附近,高频信号的能量随频率的增加而迅速衰减。通过频域变换,可以将原图像信号用直流分量及少数低频交流分量的系数来表示,这就是变换编码中的正交余弦变换DCT的方法。DCT是一种与傅立叶变换紧密相关的数学运算。在傅立叶级数展开式中,如果被展开的函数是实偶函数,那么其傅立叶级数中只包含余弦项,再将其离散化可导出余弦变换,因此称之为离散余弦变换。
视频图像中经常出现一连串连续的象素点具有相同值的情况,典型的如彩条,彩场信号等。只传送起始象素点的值及随后取相同值的象素点的个数,也能有效地压缩码率,这就是行游程编码。目前在图像压缩编码中,行游程编码并不直接对图像数据进行编码,主要用于对量化后的DCT系数进行编码。
3.时间冗余度的压缩:时间冗余度表现在电视画面中相继各帧对应象素点的值往往相近或相
- 6核DSP加快LTE配置级别及下一代无线标准(01-09)
- 按G.723标准设计的数字录音系统 (07-01)
- 基于DSP的数字语音压缩系统 (07-19)
- 单片机应用开发中的平台设计(06-28)
- 用增强并口EPP协议扩展计算机的ISA接口(06-06)
- 数字电视CAS中DES加密模块的FPGA实现(06-05)