４、π／２、３π／４、π、５π／４、３π／２、７π／４分别对应寄存器的值（低１２位）为：０００Ｈ、２００Ｈ、４００Ｈ、６００Ｈ、８００Ｈ、０Ａ００Ｈ、０Ｃ００Ｈ、０Ｅ００Ｈ。跳频信号的跳频定时由定时器０中断来实现：跳频速率２５６０跳／秒，定时时间为３９０．６２５μｓ。
３ 程序实现
该调制系统的软件流程图如图３所示。
跳频信号的调制关键是跳频码的发生和ＤＤＳ的控制。短波ＦＨ／ＤＱＰＳＫ系统要求有良好特性的跳频序列，混沌理论的发展为跳频序列的产生提供了一种新的方法。利用混沌非线性来产生跳频序列，其跳频图案的性能比较好。文献[４]介绍了用单片机实现Ｌｏｇｉｓｔｉｃ混沌ＦＨ序列的发生。目前，混沌序列的研究主要是硬件实现的有限字长问题。我们用单片机实现基于Ｌｅｍｐｅｌ－Ｇｒｅｅｎｂｅｒｇｅｒ模型（简称Ｌ－Ｇ模型）[５]的ｍ序列，选取周期为６３，并可以为用户提供不同的ｍ序列。它可以用于通信开始时采用短码引导长码[６]的混沌初值传递的跳频同步捕获系统（必须对ｍ序列进行宽间隔处理以适合短波跳频系统）。图４是示波器显示的基带跳频信号波形。
以上讨论了以单片机控制ＤＤＳ技术为核心实现跳频信号的调制设计方法，编写了部分实验程序。在系统的调试中发现，示波器显示波形出现相位没有正确调制在某一跳频点上，信号先在新跳频频率上以正弦波（选同相输出）形式出现一定时间，当新的相位移至ＤＤＳ的相位寄存器后才使信号有新的相位。经分析得知，这是由于ＡＤ７００８芯片从并口寄存器的数据转移至频率与相位寄存器没有同时进行的缘故。这可以更换其它ＤＤＳ芯片来解决，如ＡＤ９８５０ [７]，其频率和相位数据可以同时输入（频率字为３２ｂｉｔ，相位字为５ｂｉｔ，休眠、厂家测试控制字为３ｂｉｔ，共４０ｂｉｔ），来控制实现高速ＤＤＳ技术。另外，实现的仅为数字信号的基带跳频信号调制，还必须进行二次调制成短波单边带（ＳＳＢ）信号才能发射出去。如果采用更高输出最高频率的ＤＤＳ芯片，即可实现短波跳频信号的一次性调制。随着制造工艺的提高，这是能够实现的。目前ＤＤＳ芯片已做到１ＧＨｚ以上。更好的办法是采用ＤＤＳ与锁相环（ＰＬＬ）技术相结合来实现，它具有较高的频率稳定度、准确度和分辨力，并具有体积小、功耗低、操作方便等特点。
|
