位调整控制寄存器，根据实际需要使它们输出的模拟信号之间保持一定相位差，它调整相位的精度可达到０．０２２°。
３．４ 参考时钟信号倍频
输出频率较低的温补晶振性价比较高，当使用它产生参考时钟信号时，需要使用ＡＤ９８５２片内参考时钟倍频器的锁相环电路，实现４～２０倍频后才成为系统时钟信号，这使多片ＡＤ９８５２芯片同步工作的问题变得复杂了，这是因为ＡＤ９８５２内部的锁相环工作有两个状态：锁定状态和获得锁定状态。在锁定状态，系统时钟信号和输入的参考时钟信号可以保持同步。但当给ＡＤ９８５２发送控制指令时，其参考时钟倍频器工作后的一小段时间内，锁相环不能立刻锁定，它工作在获得锁定状态，此时传送到ＡＤ９８５２的相位累加器的系统时钟周期个数是不可控的，直接导致三片ＡＤ９８５２输出的信号之间相位不能同步，因此一定要等待锁相环工作在锁定状态以后，再更新ＡＤ９８５２内部的频率或相位等控制字。ＡＤ９８５２片内锁相环锁定的典型时间约为４００μｓ，由于每个ＡＤ９８５２的锁定时间不尽相同，建议至少留出１ｍｓ时间给锁相环锁定。
３．５ 数据总线和地址总线信号
ＴＭＳ３２０Ｃ６７０１TMS320C6701的数据总线和地址总线需要同时与ＥＰＬＤ和三片ＡＤ９８５２相连接，为了提高总线的驱动能力，ＤＳＰ输出的总线需要通过ＴＩ公司的ＳＮ７４ＬＶＴＨ１６２２４５芯片进行驱动后才能与这些异步接口的器件相连接。但是，这样直接加上驱动的数据总线和地址总线被三片ＡＤ９８５２分时复用会带来另一个潜在的问题，即复用的总线给多片ＡＤ９８５２之间提供了一个互相耦合的电气通道，使它们的模拟输出信号之间的隔离度可能达不到６０ｄＢ的系统指标要求，故需要进一步改进。本系统采用的方法是使被复用的ＴＭＳ３２０Ｃ６７０１总线上的每一路信号首先驱动ＳＮ７４ＬＶＴＨ１６２２４５上的四个输入端，这样就可以从它的输出端得到四个被相互隔离的四路相同信号，然后再各自加端接匹配电阻，对每路信号进行匹配后再接到各自的终端。这样不仅解决了信号隔离问题，还很好地解决了一路信号线因驱动多路终端所引起的传输阻抗不匹配的问题。 ４ ＡＤ９８５２的操作控制时序
（１）给系统上电，ＤＳＰ控制ＥＰＬＤ产生复位信号ＲＥＳＥＴ，此信号需要至少保持１０个参考时钟周期的高电平；
（２）依次给每个ＡＤ９８５２发送控制字，使每个ＡＤ９８５２工作状态由缺省的内部更新时钟模式改变成外部时钟更新模式；
（３）将ＡＤ９８５２时钟倍频器工作的控制字依次写入每个ＡＤ９８５２的Ｉ／Ｏ缓冲寄存器中，ＥＰＬＤ产生外部更新时钟的同时更新每个ＡＤ９８５２内部控制寄存器；
（４）至少等待１．０ｍｓ时间使ＡＤ９８５２内部锁相环锁定。内部锁相环锁定后，ＤＳＰ就可以发送有关信号波形参数给每片ＡＤ９８５２，对它们的内部控制寄存器内容进行同步更新，使三片ＡＤ９８５２输出同步的模拟信号。
采用ＤＳＰ控制ＤＤＳ的方法完成的雷达信号模拟器已经得到了应用，结果证明该模拟器输出的三路信号波形同步，具有很高的距离和速度分辨率。另外，ＤＤＳ技术具有的灵活可编程特性使得上述结构的模拟器还可以有其它应用，只要改变ＤＳＰ控制程序，就可以根据需要产生三路同步的各种信号波形。
|
