基于TMS320C6701控制AD9852的接口电路设计

时间：03-09 来源：互联网点击：

直接数字频率合成器（ＤＤＳ）因具有频率转换时间短、频率分辨率高、输出相位连续、可编程控制和全数字化结构、便于集成等优越性能，在雷达、通信、电子对抗等电子系统中应用越来越广泛。目前，在相控阵雷达和多路信号波形发生器等一些应用场合，开始出现同时使用多片ＤＤＳ芯片输出TMS320C6701多路同步信号波形的趋势。笔者在三通道雷达中频信号模拟器的设计中，使用数字信号处理芯片ＴＭＳ３２０Ｃ６７０１TMS320C6701对三片直接数字频率合成器芯片ＡＤ９８５２AD9852同时进行控制的接口电路，研究了对多片ＡＤ９８５２AD9852芯片输出模拟信号实现相位同步的几项关键技术。本文就这一接口电路作介绍。

１ＡＤ９８５２AD9852和ＴＭＳ３２０Ｃ６７０１TMS320C6701简介

该系统选用的直接频率合成器是ＡＤ公司生产的ＡＤ９８５２AD9852，它能产生频率、相位、幅度可编程控制的高稳定的模拟信号。在最高系统时钟３００ＭＨｚ时，输出频率的范围可达ＤＣ－１２０ＭＨｚ，精度可达１．０６６μＨｚ，频率转换速度可达每秒１×１０８个频率点；具有１４位数控调相和１２位数控调幅功能；具有相移键控（ＰＳＫ）、扫频功能（ＣＨＩＲＰ）和频移键控（ＦＳＫ）功能。

该系统选用的数字信号处理芯片（ＤＳＰ）是ＴＩ公司生产的高速浮点ＴＭＳ３２０Ｃ６７０１，其内部ＣＰＵ集成了８个并行功能单元，配有３２个３２位通用寄存器，它在６ｎｓ周期时间里最多可同时执行８条３２位指令，其运算能力可达１ＧＦＬＯＰＳ；存储器寻址空间为３２位，可寻址８／１６／３２位数据；有４个自加载的ＤＭＡ传输通道。

２ＴＭＳ３２０Ｃ６７０１TMS320C6701与ＡＤ９８５２AD9852接口电路

ＴＭＳ３２０Ｃ６７０１TMS320C6701是本系统的控制中心，其主要功能是将控制信号和信号波形参数发送到ＡＤ９８５２内部相应的控制寄存器，二者的接口电路原理框图如图１所示。

３．１参考时钟信号

实现多片ＡＤ９８５２芯片同步的首要要求是每个ＡＤ９８５２的输入参考时钟之间必须有最小的相位差。本系统要求用一个时钟信号源产生四路相干时钟分别分配给ＥＰＬＤ和三片ＡＤ９８５２，这给保证时钟信号的驱动能力和信号完整性带来了难度。本系统的解决办法是将温补晶振产生的信号首先传送到一个零延迟时钟驱动芯片ＣＹ２３０５的输入端，再由该芯片输出四路同步时钟信号，其中一路时钟直接供给ＥＰＬＤ，其它三路时钟分别输入给三个ＭＡＸ９３７１芯片，此芯片把输入的单端ＬＶＴＴＬ电平时钟转化成差分ＬＶＰＥＣＬ电平时钟后，再分别输入给三片ＡＤ９８５２芯片。为了使输入到每个ＡＤ９８５２的参考时钟信号的延迟时间保持一致，需要采用蛇形差分对的走线方法精心布线，使参考时钟ＰＣＢ走线距离相同。本系统ＡＤ９８５２的参考时钟之所以采用差分输入模式，是因为它不仅可以抑制时钟信号上的共模噪声，而且它还具有最小的抖动率和更短的上升和下降时间（小于１ｎｓ）。３．２更新时钟信号

在对ＡＤ９８５２进行控制编程时，写入ＡＤ９８５２的数据首先被缓存在内部的Ｉ／Ｏ缓冲寄存器中，不会影响到ＡＤ９８５２的工作状态；只有当ＡＤ９８５２的更新时钟信号的上升沿到来时，触发Ｉ／Ｏ缓冲寄存器把数据传送给内部控制寄存器以后才改变ＡＤ９８５２的工作状态。更新时钟信号的产生有两种方式，一种是由ＡＤ９８５２芯片内部自动地产生，用户可以对更新时钟的频率进行编程来产生固定周期的内部更新时钟；另一种是由用户提供外部更新时钟，此时ＡＤ９８５２Ｉ／ＯＵＤ引脚为输入引脚，由外部控制器提供信号。

在同时写入三片ＡＤ９８５２内部的频率和相位控制寄存器的过程中，为了防止因数据建立和保持时间的原因而出现编程信息传输错乱，使ＡＤ９８５２的输出信号失去同步，本系统使用由ＥＰＬＤ提供的同一个外部更新时钟信号。若使用ＡＤ９８５２内部更新模式，尽管可以简化系统设计，但因为ＡＤ９８５２内部时钟频率较高，会受到ＡＤ９８５２接口速率的限制使ＡＤ９８５２的控制时序不易控制。对外部更新时钟信号的ＰＣＢ布线同参考时钟的要求一样，必须使它的上升沿同时到达每片ＡＤ９８５２。

３．３复位信号

该系统三片ＡＤ９８５２AD9852使用同一个复位信号，它在系统上电后和发送控制数据之前由ＥＰＬＤ产生，对ＡＤ９８５２的所有寄存器进行初始化，使相位累加器的状态被设置为初始零相位，使三片ＡＤ９８５２输出信号相位同步有个参考起始点；它也可以控制ＡＤ９８５２内部的１４位相

上一篇：PC/104总线/TMS320VC5402HPI口通信解决方案
下一篇：一种DSP小系统接口电路可移植性设计方案

TMS320C6701 AD9852 相关文章：

栏目分类