单片机与FPGA实现等精度频率测量和IDDS技术设计方案

可以在较大的范围内选择，只要FPGA计数器在计100M信号不溢出都行，根据理论计算GATE的时间宽度Tc可以大于42.94s，但是由于单片机的数据处理能力限制，实际的时间宽度较少，一般可在l0～0.1s间选择，即在高频段时，闸门时间较短;低频时闸门时间较长。这样闸门时问宽度Tc依据被测频率的大小自动调整测频，从而实现量程的自动转换，扩大了测

频的量程范围;实现了全范围等精度测量，减小了低频测量的误差。

2.2 测频输入级的设计

由于输入的信号幅度不确定、波形不确定、边沿不够陡峭，而FPGA只处理TTL电平的信号，因此我们必须对输入信号进行放大、整形处理。详细设计的电路图如图6所示。

2.3 测频的软件设计

2.3.1 FPGA软件设计

此顶层设计图是通过VHDL硬件描述语言在QuartusII 5.1编程环境下实现对数字频率计测量的核心设计图，此设计与外部的凌阳16位单片机SPCE06lA以及输入电路部分、显示电路部分一起构成完整的一个等精度数字频率计的测量系统，精度可以达到设计要求。

2.3.2 凌阳单片机SPCE061A软件设计

SPCE06lA单片机的是对整个系统起到一个控制作用，软件的设计主要是为了实现频率计对频率、周期、脉宽、占空比的测量的切换以及显示，并利用凌阳自带的语音播报功能实现频率测量的实时播报。

3.系统的调试结果与分析

DDS信号发生器的调试结果：通过键盘输入1HZ到4MHZ的正弦波、方波、三角波，设置三种波形的任意步进大小，系统可以产生正弦波、方波、三角波这三种波形，其频率分辨率可以达到O.Oll64153218269HZ，精度O.001%以上。等精度频率计的调试结果：该系统具有能够测量正弦波、方波、三角波三种波形的频率、周期、脉宽和占空比的值，频率的范围可达到0.1HZ～30MHZ，精度达到0.001%以上，同时语音能实时播报待测信号参数。由此可见，整个系统的精度很高，波形分辨率大。

4.结语

采用基于FPGA和凌阳16位单片机的DDS信号发生器设计，不仅控制方便、电路易实现，而且稳定性好、频谱纯净、幅度恒定、失真小、分辨率高;等精度频率计的设计，具有测量精度高、范围宽;测量稳定性好，不随所测信号的变化而变化;使用凌阳16位单片机自带的语音播报功能，不需外加语音芯片，能实时播报测得的频率、周期、脉宽及占空比的大小，使系统变得更加人性化。