微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > 基于单片机的ISP在线编程设计分析

基于单片机的ISP在线编程设计分析

时间:07-31 来源:互联网 点击:

随着电子技术的日益发展,芯片的规模越来越大,封装日趋小型化,相应地对系统板级调试的困难也在加大。在传统的调试方式中,频繁的调试和更换程序需要频繁地插拔芯片,开发效率极低。AT89S系列单片机提供的ISP在线编程技术彻底地改变了传统的开发模式,开发单片机系统时不会损坏芯片的引脚,加速了产品的上市并降低了研发成本,缩短了从设计、制造到现场调试的时间,简化了生产流程,大大提高了工作效率,因此它是对市场定型产品进行现场升级和维护的经济、有效的方式,极大地促进了PLD产品的发展。

1 PC机并行口

1.1 并行口硬件接口简介

标准并行口有25个引脚,其中数据端口引脚为2~9,状态端口引脚为15、10~13,控制端口引脚1、14、16、17用于连接器件,其他引脚18~25是接地引脚GND。25针并行口如图1所示。


图1 25针并行口

并行口工作在SPP模式下,PC机是通过对3个8位端口寄存器的读或写来实现对它们的控制。端口寄存器分别是:

◆ 数据端口(地址0x378)为D7~D0,对应引脚P9~P2;
  ◆ 状态端口(地址0x379)为S7~S3,对应引脚P11、P10、P12、P13、P15;
  ◆ 控制端口(地址0x37A)为C3~C0,对应引脚P17、P16、P14、P1。

注意: S7、C0、C1、C3信号的逻辑状态在连接器处是与相应寄存器位相反的。对这些位进行写操作时,写入的值应该与连接器处设置的值相反;同样,进行读操作时,读取的值也与连接器处设置的值相反。

1.2 并行口编程简介

Windows对系统底层操作采取了屏蔽的策略,但是在硬件或系统软件开发中只要涉及系统底层的操作,就不得不深入到Windows的内核去编写属于系统级的设备驱动程序。对并行口的读/写操作就是如此。为了绕过 Windows安全保护机制,需要允许32位 Windows程序直接对 I/O口进行操作。这里使用由 Yariv Kaplan编写的 WinIo库中的几个函数来实现对I/O口的读/写。

(1) 初始化与终止
  对端口读/写前后要分别初始化和终止。
  InitializeWinIo();
  ShutdownWinIo();

(2) 安装与卸载
  如果操作系统是Windows98或Windows95,则需要调用驱动函数。
  InstallWinIoDriver(PSTR pszWinIoDriverPath, bool IsDemandLoaded = false);
  RemoveWinIoDriver();

(3) 读/写I/O口
  GetPortVal(WORD wPortAddr, PDWORD pdwPortVal, BYTE bSize);
  SetPortVal(WORD wPortAddr, DWORD dwPortVal, BYTE bSize);

GetPortVal函数从指定端口读取一个BYTE/WORD/DWORD类型的值;SetPortVal函数向指定端口写入一个BYTE/WORD/DWORD类型的值;wPortAddr是指定一个端口地址值;pdwPortVal为指向一双字节型变量的指针,该变量存储从wPortAddr端口读取的值;dwPortVal为一双字节型变量写到wPortAddr端口中;bSize指定读取字节数,值可以为1、2或4。

2 AT89S5X系列单片机

2.1 AT89S51简介

AT89S51是一个低功耗、高性能CMOS 8位单片机,片内含4 KB ISP(InSystem Programming)的可反复擦写1 000次的Flash只读程序存储器。该器件采用Atmel公司的高密度、非易失性存储技术制造,兼容标准MCS51指令系统及80C51引脚结构,芯片内集成了通用8位中央处理器和ISP Flash存储单元。功能强大的AT89S51可为许多嵌入式控制应用系统提供高性价比的解决方案。

2.2 AT89S51串行编程时序及指令

2.2.1 串行编程模式下的时序分析

2.2.2 串行编程指令

串行编程使用4字节协议,指令如表1所列。

表1 串行编程指令

3 并行口与AT89S5X单片机的硬件设计

通过对并行口和编程时序的分析,我们制作了AT89S5X单片机的ISP下载线。下面对并行口与单片机的连线作一简单介绍: 并行口P2引脚连接单片机的P1.5引脚(MOSI);并行口P10引脚连接单片机的P1.6引脚(MISO);并行口P1引脚连接单片机的P1.7引脚(SCK);并行口P17引脚连接单片机的RST引脚,如图2所示。


图2 AT89S52下载线电路图

4 ISP下载线的软件设计在

硬件设计的基础上,通过对ISP时序和串行编程指令的分析,采用Visual C++6.0编写了下载线程序。其主要关键编程函数略——编者注。

结语

以下是作者在调试中获取的一些参数,希望对大家有所帮助。

参考资料:

晶体振荡器的频率为33 MHz(MAX),所以周期T=1/F=1/33 MHz=30 ns(MIN);SCK正脉冲宽度为8×30 ns=240 ns(MIN);SCK负脉冲宽度为8×30 ns=240 ns(MIN);MOSI建立到SCK变高时间为30 ns(MIN);SCK变高后MOSI保持时间为2×30 ns(MIN);SCK变低到MISO有效时间为10 ns(MIN)~32 ns(MAX)(一般取16 ns);芯片檫除指令周期为500 ms;串行字节写周期为64&ti

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top