基于FPGA的数字下变频设计

摘要：数字下变频(Digital Down Converter or DDC)是软件无线电的核心技术之一，本文首先介绍了数字下变频的原理，然后主要讨论了基于FPGA的数字下变频实现结构，在Xilinx公司ISE10.1开发环境下，通过编写Verilog程序和调用IP核相结合的方式研究了数字下变频的FPGA实现方法，通过FPGA芯片Virtex-5 XC5VLX110T设计实现了数字下变频器，并用Modelsim对各个模块和整个系统进行仿真，结果表明，各个模块和整个系统都能按要求工作，从而验证了FPGA实现数字下变频的正确性。

引言

软件无线电是目前和未来无线通信系统的关键技术，其核心思想就是让数字化处理尽量地靠近天线，从而将更多的处理通过数字的方式完成。软件无线电强调体系结构的开放性和全面的可编程性。由于目前硬件还不成熟，不能实现理想的软件无线电，通常采用折衷的带通采样的软件无线电结构。因此，数字下变频技术在这种形势下应运而生，所以研究数字下变频技术具有非常重要的意义。

数字下变频是软件无线电系统的重要组成部分，主要完成对信号的混频、滤波、抽取和整形等工作，包括数字混频模块和抽取滤波模块。在数字下变频系统实现方案中，输入的模拟中频信号经过高速A/D采样数字化后与数控振荡器产生的正交本振信号进行混频，然后再由抽取滤波模块进行处理，以输出低速的低频或基带信号。现场可编程门阵列(Field Programmable Gate Array-FPGA)是一种由用户自行配置专用数字集成芯片，具有小型化、低功耗、可编程、数字化和快速方便实用的特点。FPGA的灵活性与高速处理的能力，使其由一种灵活的逻辑设计平台发展为重要的信号处理元件，在各种软件无线电产品中得到了广泛的应用。

数字下变频器结构

数字下变频由数控震荡器(NCO)，数字混频器，滤波器组组成，射频信号经过下变频成模拟中频信号，模拟中频信号经过A/D转换成数字中频信号，NCO产生的两路正交序列信号与数字中频信号相乘，将数字中频信号变为了低频基带信号，经过滤波器组的抽取，滤波及整形后输出低频低速率的基带信号送给后端的DSP处理器进行调制解调。这里的滤波器组由5级5倍抽取CIC滤波器、2倍抽取HB滤波器、FIR单倍滤波器组成。

数字下变频器的FPGA实现

本设计选用Xilinx公司的Virtex-5 XC5VLX110T的FPGA开发系统，结合MATLAB预先对滤波器的指标进行仿真，然后在Xilinx公司的集成开发环境ISE10.1中进行Verilog语言编程和IP核的调用，并结合Mentor的子公司Model Tech出品的Modelsim进行仿真和验证。

NCO的FPGA设计

数控震荡器(NCO)的作用是产生两路正交序列信号与中频信号混频，其设计的好坏直接关系到数字下变频的性能，目前NCO的设计有查表法，CORDIC算法，以及重采样法，本文采用基于查找法的DDS进行设计，通过ISE平台调用IP core的办法完成NCO设计，该本办法快速，可操作性强。

设为DDS的输出频率，为输入信号的采样频率，N为相位累加器的字长，则输出信号频率与频率控制字M的关系为：

当M为1时，上式代表DDS的输出频率分辨率，即：