S3C2410外围存储系统的研究与设计

在实际工作中，如图１所示，在第３个总线时钟，ｎＳＣＳ为低电平，表示ＳＤＲＡＭ被选中，并且地址线的Ｂａｎｋ地址与相应的行地址同时发出，这个命令称之为“行有效”或“行激活”（ＲｏｗＡｃｔｉｖｅ）。此时ＳＤＲＡＭ将行地址锁存（ｎＳＲＡＳ有效），但还没有执行写命令（ｎＷＥ为高电平），因为没有列地址（ｎＳＣＡＳ为高电平），存储单元无法确定。经过Ｔｒｃｄ（ＲＡＳ至ＣＡＳ延迟）后，ＳＤＲＡＭ再次被选中（ｎＳＣＳ为低电平），此时ｎＳＣＡＳ为低电平，指示ＳＤＲＡＭ此时地址线上的地址为列地址，同时ｎＷＥ有效，写操作被执行。可见发送列地址寻址命令与具体的操作命令（是读还是写），这两个命令也是同时发出的，所以一般都会以“读／写命令”来表示列寻址，相关的列地址被选中之后，将会触发数据传输。至此，Ｓ３Ｃ２４１０对ＳＤＲＡＭ的寻址就完成了。可见，Ｓ３Ｃ２４１０将地址总线上的地址分成行地址和列地址并分开传输给ＳＤＲＡＭ。基于上述的寻址机制，由ＢＡ［１：０］和１２根地址线就可以寻址３２Ｍ或更大的地址空间了。

　　图　１　Ｓ３Ｃ２４１０　ＳＤＲＡＭ时序图

　　２　存储器控制器和相关引脚介绍

　　２．１寄存器介绍

　　Ｓ３Ｃ２４１０存储器控制器主要有：总线带宽和等待控制寄存器（ＢＷＳＣＯＮ）；总线控制寄存器（ＢＡＮＫＣＯＮＮ：ｎＧＣＳ０－ｎＧＣＳ５）；ＢＡＮＫ控制寄存器（ＢＡＮＫＣＯＮｎ：ｎＧＣＳ６－ｎＧＣＳ７）；刷新控制寄存器（ＲＥＦＲＥＳＨ）；ＢＡＮＫＳＩＺＥ寄存器；ＳＤＲＡＭ模式寄存器集寄存器（ＭＲＳＲ）等，详情请见参考文献［３］。

　　２．２相关引脚

　　Ｓ３Ｃ２４１０提供了相关的引脚来控制存储器访问：

　　组选择信号：ｎＧＣＳ０－ｎＧＣＳ５，ｎＧＣＳ６（ｎＳＣＳ０），ｎＧＣＳ７（ｎＳＣＳ１）引脚用来选择相应的存储器组。

　　访问控制信号：为了实现ＡＲＭ存储器访问指令ＬＤＲ／ＳＴＲ字节、半字和字访问的三种方式，在Ｓ３Ｃ２４１０的存储器组中，除了Ｂａｎｋ０以外的所有地址空间都可以通过编程设置为８位、１６位或３２位对准访问，Ｂａｎｋ０可以设置为１６位或３２位。引脚ｎＷＢＥ［３：０］（写字节使能）实现８ｂｉｔ　ＲＯＭ芯片组的三种访问方式，或者ＳＲＡＭ不使用ＵＢ／ＬＢ（在ＢＷＳＣＯＮ中设置）的情况下，与ＵＢ／ＬＢ连接。引脚ｎＢＥ［３：０］（在使用ＳＲＡＭ情况下的字节允许信号）在ＳＲＡＭ使用ＵＢ／ＬＢ（是否使用可在ＢＷＳＣＯＮ中设置）的情况下与ＵＢ／ＬＢ连接。ＤＱＭ［３：０］（ＳＤＲＡＭ数据屏蔽信号）引脚实现对ＳＤＲＡＭ的三种访问。还有ｎＷＡＩＴ、ｎＸＢＲＥＱ／ｎＸＢＡＣＫ引脚。

　　３　硬件电路设计

　　在本嵌入式系统开发实验中，Ｓ３Ｃ２４１０扩展的存储系统采用了英国Ｉｎｔｅｌ公司的１６Ｍ　Ｅ２８Ｆ１２８Ｊ３Ａ－１５０　ＮＯＲ　Ｆｌａｓｈ芯片，以及Ｈｙｎｉｘ公司的３２Ｍ　ＨＹ５７Ｖ５６１６２０Ｂ　ＳＤＲＡＭ芯片。地址空间分配如下：Ｆｌａｓｈ为Ｂａｎｋ０中的０ｘ００００００００～０ｘ０７ＦＦＦＦＦＦ地址段，而ＳＤＲＡＭ为Ｂａｎｋ６中的０ｘ３０００００００～０ｘ３７ＦＦＦＦＦＦ地址段，具体的电路连接如图２。

　　图　２　Ｓ３Ｃ２４１０　与Ｆｌａｓｈ、ＳＤＲＡＭ的电路连接图

　　４　存储系统初始化

　　Ｕ－Ｂｏｏｔ是德国ＤＥＮＸ小组的开发用于多种嵌入式ＣＰＵ的开放源代码ｂｏｏｔｌｏａｄｅｒ程序，目前最新版本是１．１．６，本实验使用的是Ｕ－Ｂｏｏｔ－１．１．４。Ｕ－Ｂｏｏｔ是在ｐｐｃｂｏｏｔ以及ａｒｍｂｏｏｔ的基础上发展而来，现已非常成熟和稳定，已经在许多嵌入式系统开发过程中被采用。其支持多种目标操作系统，其中对Ｌｉｎｕｘ的支持最完善，是嵌入式Ｌｉｎｕｘ　Ｂｏｏｔｌｏａｄｅｒ的最佳选择。

　　由于本实验Ｌｉｎｕｘ要移植的开发板是基于ｓ３ｃ２４１０的开发板，在Ｕ－Ｂｏｏｔ中已有移植成功的ｓｍｄｋ２４１０开发板，故以ｓｍｄｋ２４１０开发板上运行的Ｕ－Ｂｏｏｔ为模板设计适合本实验的Ｕ－Ｂｏｏｔ。有关存储系统的初始化修改如下：

（１）Ｆｌａｓｈ驱动程序采用了ｂｏａｒｄ／Ｃｍｉ／Ｆｌａｓｈ．ｃ，由于ｃｍｉ中的ｆｌａｓｈ．ｃ在写入时要交换字节，因而删除了它的ｗｒｉｔｅ＿ｓｈｏｒｔ（）和ｗｒｉｔｅ＿ｂｕｆｆ（）函数，利用ｂｏａｒｄ／ｅｐ７３１２／Ｆｌａｓｈ．ｃ中的ｗｒｉｔｅ＿ｗｏｒｄ（）和ｗｒｉｔｅ＿ｂｕｆｆ（）函数，并且把ｆｌａｓｈ．ｃ中的ＦＬＡＳＨ＿ＢＡＳＥ０＿ＰＲＥＬＩＭ改为ＣＦＧ＿ＦＬＡＳＨ＿ＢＡＳ