安捷伦推出应对芯片间链路设计的电重定时器

安捷伦科技有限公司日前推出了能够快速且精确应对千兆传输速率条件下信号失真挑战的解决方案，进一步丰富了安捷伦转发器模型库。

重定时器解决方案可通过Advanced Design System（ADS） 2013 瞬时卷积元件和SystemVue 2013 AMI 建模套件获得，可用于设计芯片间高速数字链路的电重定时器。

数据速率达到千兆位之前，芯片间数字信号通过整个印刷电路板后也不会出现大的失真。但是，由于数据速率的大幅提升，信号在 FR4 等材质中的短距离传输也将导致上升沿和下降沿出现严重失真。在数字应用中使用高频层压板材质可以解决失真问题，但成本将大幅激增，经济的方法是插入位于通道中的重定时器电路。

截至目前，非线性器件设计中使用的仿真工具都应用了需要大量计算的 SPICE 技术，类似基尔霍夫电流定律改进节点分析的牛顿拉夫逊迭代。安捷伦最新的快速解决方案以逐比特通道仿真和应用于重定时器的 IBIS AMI 流程为基础。与 SPICE 不同，该技术引入了类似于叠加的高效计算算法。

使用行业标准 IBIS AMI 流程的创新扩展--预标准，SystemVue 2013能够为建模厂商（通常为集成电路厂商）提供重定时器建模工具。模型在 ADS 中运行，而ADS 是集成电路客户（通常为数据中心和通信设备制造商）普遍采用的系统开发设计工具。

安捷伦 Eesof EDA 事业部高速数字设计产品经理 Colin Warwick 表示："我们最近推出了更加简洁的重驱动转发器模型，进一步丰富了安捷伦现有的转发器模型库。重定时器通常包括额外的时钟/数据恢复电路，因而较为复杂。安捷伦新推出的重定时器模型能够与现有重驱动器模型结合来组建完整的转发器模型库。我们与领先重定时器和重驱动器集成电路厂商合作，为双方的客户提供上述优质模型。"

安捷伦将于 2013 年晚些时候向 IBIS 开放论坛提交标准增强建议，以便在未来 IBIS 标准中融合新兴技术，从而确保重定时器模型在未来 EDA 工具之间的可移植性。

此外，ADS 2013 新增了包含power-aware功能的 IBIS 模型和 Touchstone 2 文件格式以及 Touchstone Combiner 支持，其中Touchstone Combiner可以让工程师应用四端口矢量网络分析仪的测量数据构建多端口受扰/干扰通道模型。

供货

安捷伦提供广泛的高速数字解决方案选择，包括诊断问题、优化器件和提供结果的关键设计与仿真工具。

安捷伦将在6 月 2 日至 7 日美国西雅图举办的 IMS 2013/IEEE MTT-S（第 1230 号展台）上展示重定时器解决方案，以及适合通用射频、微波、4G 通信、航空航天/国防等应用的从电路级建模到系统验证的全面解决方案。安捷伦还将通过 Agilent Avenue 以及整个会展场所展示先进的合作伙伴解决方案。

关于 Agilent EEsof EDA 软件
Agilent EEsof EDA 是业界顶尖的电子设计自动化软件供应商，其 EDA 软件适用于微波、射频、高频、高速数字、射频系统、电子系统级产品、电路、三维电磁场、物理级设计和器件建模等应用。