USB 2.0 高速主机适配卡的设计

时间：11-08 来源：互联网点击：

Ｂ２．０高速主机适配卡，通过主控制器和根集线器，使得主机操作系统与下游５个端口的Ｂ设备或集线器之间实现同步通信，可以处理Ｂ１．０、Ｂ１．１、Ｂ２．０三种传输速率。它支持热插拔、总线供电，每个端口最大可有５００ｍＡ电流。连接Ｂ２．０设备或集线器的Ｂ电缆的最大长度为５ｍ，设备连接采用不超过７层的星形拓扑结构，可连接多达１２７个Ｂ设备或集线器。

１．３ＵＳＢ２．０高速主机适配卡的设计要点

由于ＵＳＢ２．０高速的传输速率，如何提高ＵＳＢ２．０信号的传输质量，减小电磁干扰（ＥＭＩ）和静电放电（ＥＳＤ）成为设计的关键。本文从电路设计和ＰＣＢ设计两个方面进行分析。

在电路设计中，应在数字电源ＶＤＤ和数字地ＶＳＳ之间尽可能多放一些去耦电容，同时在靠近ＵＳＢ２．０主控制器芯片处多放一些旁路电容，以减少耦合，降低高频辐射噪声；在尽可能靠近主控制器信号管脚处放负载电阻，维持对地４５Ω的高速负载；在下游每个端口，放１５ｋΩ下拉电阻；在尽可能靠近接插元件处放差分模式阻抗较低的共模扼流元件和ＥＳＤ抑制元件，如图３所示，以提高差分信号质量，降低干扰，确保在ＥＭＩ测试中得到足够的余量。

ＰＣＢ设计采用四层印刷电路板，第一、四层为信号层，第二层为电源层，第三层为地层。第四层为ＵＳＢ２．０最佳布线层，在地层应将模拟地和数字地严格分开。在可能的情况下，不要将ＵＳＢ布线在晶振、时钟和磁性设备或ＩＣ的下面。分层厚度和主要信号的走线宽度，都必须采用阻抗控制并进行阻抗匹配，以满足规定的阻抗值，其中包括保持Ｄ＋和Ｄ－两条信号线同样长度且始终平行，以得到Ｄ＋／Ｄ－９０Ω的差分对阻抗及４５Ω的共模阻抗。时钟电路也是产生电磁辐射的主要来源，故应将晶振元件放在距离ＵＳＢ２．０芯片尽可能远的区域，保证信号线Ｄ＋／Ｄ－和高速时钟线之间的距离越远越好，以减少高频辐射影响。同时还要限定Ｄ＋／Ｄ－以及高速时钟线的长度，使线长最短。尽可能增大每对信号线之间的距离，避免９０°直角布线等。

在选择外围附件时，必须选择ＵＳＢ２．０电缆、ＵＳＢ２．０连接器，并将面板等机械部件正确地与高速主机适配卡、主机相连，保证良好的屏蔽，以减少静电放电干扰。

２测试结果及结论

ＵＳＢ实施者论坛（ＵＳＢ－ＩＦ）提供ＵＳＢ设备与主机软件的测试，Ｍｉｃｒｏｓｏｆｔ提供Ｗｉｎｄｏｗｓ硬件品质实验室测试 ＷＨＱＬＴｅｓｔｉｎｇ　。对于ＵＳＢ２．０高速主机适配卡，除了上述两个标准测试外，还包括高速信号传输质量的测试、功能测试、电磁兼容国际认证测试等。

利用ＴｅｋｔｒｏｎｉｘＴＤＳ６９４Ｃ、ＴＤＳ５４４示波器进行高速信号传输质量的测试，其中包括高速差分对Ｄ＋／Ｄ－眼图、信号传输速率、接收灵敏度、振幅、差分对Ｄ＋／Ｄ－输出阻抗等测试。测试结果满足ＵＳＢ２．０主控制器的设计标准，满足ＵＳＢ２．０的设计规范，测试连接见图４。

ＵＳＢ２．０高速主机适配卡功能测试，即采用Ｗｉｎｄｏｗｓ２０００Ｐｒｏｆｅｓｓｉｏｎａｌ、ＷｉｎｄｏｗｓＭｅ、Ｗｉｎｄｏｗｓ９８ＳＥ等不同的操作系统，与不同的ＵＳＢ设备连接测试。包含与ＵＳＢ１．０低速设备如鼠标、键盘的连接；与ＵＳＢ１．１全速设备如ＨＤＤ、音频设备的连接；与ＵＳＢ２．０高速设备如ＵＳＢ２．０Ｈｕｂ、ＣＤ－Ｒ／Ｗ、视频会议摄像机、扫描器、宽带打印机、摄像机等的连接，进行“Ｗｉｎｔｅｓｔ” 测试。所有的测试结果表明，ＵＳＢ２．０高速主机适配卡能够在不同的操作系统下，与多个厂家的ＵＳＢ设备兼容，提供良好的性能。

基于北美、欧盟和世界范围内的很多国家都有强制性的电磁兼容规范，如ＦＣＣ、ＶＣＣＩ、ＵＬ、ＣＥ等，电磁兼容和静电放电测试对ＵＳＢ２．０高速主机适配卡来说也是非常重要的。由于在设计中着重考虑了电磁兼容和静电放电等问题，并进行多方改进，这种新型的ＵＳＢ２．０高速主机适配卡通过了电磁兼容的国际认证测试，性能可靠，应用前景广阔。

上一篇：直角坐标机器人在码垛中的应用
下一篇：单片机C语言程序设计：ADC0809 数模转换与显示

USB2 0 主机适配卡 PCI 相关文章：

栏目分类