微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > USB 2.0 高速主机适配卡的设计

USB 2.0 高速主机适配卡的设计

时间:11-08 来源:互联网 点击:

B2.0高速主机适配卡,通过主控制器和根集线器,使得主机操作系统与下游5个端口的B设备或集线器之间实现同步通信,可以处理B1.0、B1.1、B2.0三种传输速率。它支持热插拔、总线供电,每个端口最大可有500mA电流。连接B2.0设备或集线器的B电缆的最大长度为5m,设备连接采用不超过7层的星形拓扑结构,可连接多达127个B设备或集线器。

1.3 USB 2.0高速主机适配卡的设计要点

由于USB2.0高速的传输速率,如何提高USB2.0信号的传输质量,减小电磁干扰(EMI)和静电放电(ESD)成为设计的关键。本文从电路设计和PCB 设计两个方面进行分析。

在电路设计中,应在数字电源VDD和数字地VSS之间尽可能多放一些去耦电容,同时在靠近USB2.0主控制器芯片处多放一些旁路电容,以减少耦合,降低高频辐射噪声;在尽可能靠近主控制器信号管脚处放负载电阻,维持对地45Ω的高速负载;在下游每个端口,放15kΩ下拉电阻;在尽可能靠近接插元件处放差分模式阻抗较低的共模扼流元件和ESD抑制元件,如图3所示,以提高差分信号质量,降低干扰,确保在EMI测试中得到足够的余量。

PCB设计采用四层印刷电路板,第一、四层为信号层,第二层为电源层,第三层为地层。第四层为USB2.0最佳布线层,在地层应将模拟地和数字地严格分开。在可能的情况下,不要将USB布线在晶振、时钟和磁性设备或IC的下面。分层厚度和主要信号的走线宽度,都必须采用阻抗控制并进行阻抗匹配,以满足规定的阻抗值,其中包括保持D+和D-两条信号线同样长度且始终平行,以得到D+/D-90Ω的差分对阻抗及45Ω的共模阻抗。时钟电路也是产生电磁辐射的主要来源,故应将晶振元件放在距离USB2.0芯片尽可能远的区域,保证信号线D+/D-和高速时钟线之间的距离越远越好,以减少高频辐射影响。同时还要限定D+/D-以及高速时钟线的长度,使线长最短。尽可能增大每对信号线之间的距离,避免90°直角布线等。

在选择外围附件时,必须选择USB2.0电缆、USB2.0连接器,并将面板等机械部件正确地与高速主机适配卡、主机相连,保证良好的屏蔽,以减少静电放电干扰。

2 测试结果及结论

USB实施者论坛(USB-IF)提供USB设备与主机软件的测试,Microsoft 提供Windows 硬件品质实验室测试 WHQL Testing。对于USB2.0高速主机适配卡,除了上述两个标准测试外,还包括高速信号传输质量的测试、功能测试、电磁兼容国际认证测试等。

利用Tektronix TDS694C、TDS544 示波器进行高速信号传输质量的测试,其中包括高速差分对D+/D- 眼图、信号传输速率、接收灵敏度、振幅、差分对D+/D-输出阻抗等测试。测试结果满足USB2.0主控制器的设计标准,满足USB2.0 的设计规范,测试连接见图4。

USB2.0高速主机适配卡功能测试,即采用Windows 2000 Professional、Windows Me、Windows 98SE等不同的操作系统,与不同的USB设备连接测试。包含与USB1.0低速设备如鼠标、键盘的连接;与USB1.1全速设备如HDD、音频设备的连接;与USB2.0高速设备如USB2.0 Hub、CD-R/W、视频会议摄像机、扫描器、宽带打印机、摄像机等的连接,进行“Wintest” 测试。所有的测试结果表明,USB2.0高速主机适配卡能够在不同的操作系统下,与多个厂家的USB设备兼容,提供良好的性能。

基于北美、欧盟和世界范围内的很多国家都有强制性的电磁兼容规范,如FCC、VCCI、UL、CE等,电磁兼容和静电放电测试对USB2.0高速主机适配卡来说也是非常重要的。由于在设计中着重考虑了电磁兼容和静电放电等问题,并进行多方改进,这种新型的USB2.0高速主机适配卡通过了电磁兼容的国际认证测试,性能可靠,应用前景广阔。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top