微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > 利用FPGA实现外设通信接口之: 典型实例-USB 2.0接口的设计与实现

利用FPGA实现外设通信接口之: 典型实例-USB 2.0接口的设计与实现

时间:06-05 来源:互联网 点击:

10.7典型实例17:USB2.0接口的设计与实现

10.7.1实例的内容及目标

1.实例的主要内容

本节旨在设计实现了FPGA通过FX2USB2.0接口芯片与PC机进行高速数据通信,分为读数据、写数据和读写数据3部分内容。帮助读者进一步了解USB接口芯片的工作原理和设计方法。

2.实例目标

通过本实例,读者应达到如下目标。

·了解FX2CY7C68013芯片的工作原理和SlaveFIFO模式时序。

·了解FX2的固件设计以及USB驱动程序设计。

·熟练掌握状态机的使用。

·实现FPGA与PC机之间的USB接口通信。

10.7.2USB接口通信实战步骤

首先创建工程并为工程添加文件,如图10.30所示。

然后编译工程并下载至硬件,如图10.31所示。

图10.30创建工程并添加文件 图10.31编译工程并下载

接下来可以加载固件了,固件程序的载入有两种方式。

(1)通过芯片的I2C总线连接外部的EEPROM,固件代码事先通过烧写器写入EEPROM中,USB设备上电运行时,通过I2C总线将EEPROM中固件代码载入。EZ-USB支持外部EEPROM通过总线来下载固件,这种方式使开发者可以从外围硬件来下载8051程序代码,但是不利于在设备开发阶段使用。

(2)使用该芯片特有软配置功能,将固件程序存储在计算机中,当该设备接入USB电缆时,由于EZ-USB具有重新枚举的能力,所以在初始化枚举以后,用户只需要通过Cypress公司提供的开发软件USBControlPanel中Download项,就可以将固件载入到控制芯片中。该方法完全是软操作,不需要额外的硬件设备,方便程序的修改调试。

使用USBControlPanel进行固件程序下载的界面如图10.32所示。

图10.32USBControlPanel界面

单击“Download…”按钮,选择“slavefifo.hex”。下载固件成功以后显示如图10.33信息。

图10.33下载固件程序

其中,通过单击“GetPipes”按钮可以查看通道信息。

现在固件程序后,即可进行USB通信测试。

根据不同的程序,选择相应的测试软件,测试USB接口的传输速度。如图10.34所示是RedLogic工作室提供的基于红色飓风II的USB测试软件。

图10.34USB测试软件

10.7.3USB接口通信实例结果

实现FPGA与PC机之间的USB通信,并且在PC机的超级终端上面测试USB的读写速度,如图10.35和图10.36所示。关于EZ-USB的详细内容,可参见工程文件夹中提供的相关文档。

图10.35USB测试结果

图10.36USB测试结果

10.7.4FPGA代码的设计实现

本程序功能是配合CY68013的SlaveFIFO接口时序。它完成接收从主机下传的60KB数据,写入板上SRAM里,然后从板上SRAM中读出,再上传至主机。整个传输过程通过CY68013的SlaveFIFO来交互。

整个程序由一个状态机构成,包括以下状态:

ParameterIDLE=H0,

READ_EVENT=H1,

POINT_TO_OUT_FIFO=H2,

DATA_READY=H3,

READ_INTERVAL=H4,

READ=H5,

READ_END=H6,

WRITE_EVENT=H7,

POINT_TO_IN_FIFO=H8,

WRITE_READY=H9,

WRITE=HA,

WRITE_END=HB;

每个状态的作用描述如下。

·IDLE:整个操作过程(包括读SLAVEFIFO和写SLAVEFIFO)的入口。对相关的寄存器进行初始化,然后转入READ_EVENT状态,开始读SLAVEFIFO操作。

·READ_EVENT:把u_addr[1:0]置为’b00,指向输出FIFO(对应端点6),然后转入POINT_TO_OUT_FIFO状态。

·POINT_TO_OUT_FIFO:判断u_flagc是否为高(u_flagc为高指示输出FIFO为空,即输出FIFO中有数据),如果为高,则启动读过程,把u_sloe置为低,转入DATA_READY状态,第一个16位数据出现在总线上;否则说明输出FIFO中无数据,等待。

·DATA_READY:判断u_flagc是否为高,如果为高,把u_slrd拉低,继续读取下16位数据。同时为把上一16位数据写入SRAM做准备(主要是SRAM的三态总线),同时转入READ状态,否则转入POINT_TO_OUT_FIFO,等待下一次读取过程。

·READ:把上一16位数据写入SRAM,同时把u_slrd拉高,当前16位数据读取结束。判断是否是60KB数据,如果不是,则转入DATA_READY状态,继续读操作;否则转入READ_END状态,读操作结束。

·READ_END:把相关寄存器置为初始态,转入WRITE_EVENT状态,开始写操作。

·POINT_TO_IN_FIFO:为从SRAM中读取数据作准备,转入WRITE_READY状态。

·WRITE_READY:判断u_flagb是否为高(u_flagb为高指示输入FIFO非满),如果为高,则启动写过程,从SRAM中读取数据并送到SLAVEFIFO总线上,把u_lswr置为低,转入WRITE状态;否则说明输入FIFO已满,等待。

·WRITE:把u_slwr置为高,当前数据写入SLAVEFIFO。判断是否是60KB数据,如果不是,则转入WRITE_READY状态,继续写

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top