低功耗8-bit 200MSPS时间交织流水线ADC

此设计减小了电荷注入和时钟馈通的影响，所以电容C1和C2被的取值可以C3和C4一样而不是远大于C3和C4。这种结构可以实现更高的速度。

根据计算，增益和带宽的要求可以通过公式计算得到，因为电路中一个通道是8位100MSPS的，所以其增益要求为61dB，带宽要求为794MHz。仿真结果如图7所示。

其他电路

为了降低功耗，本设计采取了其它的一些功耗降低技术。首先，逐级递减技术被应用于本设计中。在流水线ADC中，前级的要求要比后级更严格，因为后级产生的误差会被前级的增益缩放。所以后级的电路并不需要前级电路那么严格的性能要求，例如放大器，开关和采样电容。它们都可以以一个合适的因子进行缩放。在本设计中，缩放因子为3/4，2/4，6/16，4/16;其次，对SH和MDAC电路中的开关数目进行了优化，相对于传统结构，本设计用到的开关数目更少，减小了对时钟驱动能力的要求。

测试结果

该ADC采用0.35μm CMOS工艺，面积为4mm²，包括了所有辅助电路如基准原的buffer，输出buffer，pad，去耦MOS电容。两条通道是左右对称的。基准产生电路在版图的中间，时钟产生电路在流水级的两旁，这种布局是为了保证芯片的性能。

图8是版图。首先进行了静态测试。如图9所示，DNL和INL分别小于0.61dB和0.53dB。其次，进行了动态测试，图10是芯片的性能随着输入频率和时钟频率变化的曲线。芯片的性能在输入信号接近奈奎斯特频率，时钟频率为300MHz时并没有明显下降。芯片的电流为40mA，不包括输出buffer。

　　结论

本文设计了一个8-bit 200MSPS的流水线ADC。应用了时间交织和逐级递减技术。流水级，放大器和基准产生电路都经过仔细的设计来保证在PVT变化时的性能。该流水线ADC工作在200MHz采样频率，41MHz信号频率下时，SNDR为47.7dB，在不包括output buffer的情况下电流消耗为40mA。

参考文献：
　　[1] Byung-Geun Lee, Byung-Moo Min A 14-b 100-MS/s Pipelined ADC With a Merged SHA and First MDAC IEEE journal of solid-state circuits, vol.43, No.12, December 2008
　　[2] H C Kim and D K J Kim, “A partially switched-opamp technique for high-speed low-power pipelined analog-to-digital converters” IEEE Trans Circuits Syst, I, Reg. Papers, vol. 53, no.4, pp. 795-801, Apr 2006
　　[3] D Y Chang and U K Moon, “A 1.4-V 10-bit 25MS/s pipelined ADC using opamp-reset switching technique” IEEE J. Solid-State Circuits, vol.38, no. 8, pp.1401-1404, Aug 2003
　　[4] John P Keane, Paul J Hurst, Stephen H, Lewis. “Background Interstage Gain Calibration Technique for pipelined ADCs”. IEEE Trans, Circuit Syst. I, Reg. Papers. Vol, 52, No 1. January 2005
　　[5] I Mehr and L Singer, “A 55-mw 10-bit 40-MSample/s Nyquist-rate CMOS ADC” IEEE J. Solid-state Circuits, vol.35m no.3, pp. 318-323, Mar 2000
　　[6] K Bult and G Geelen, ”A fast-settling CMOS opamp for SC circuit for 90-dB DC gain” IEEE J. Solid-state Circuits, vol.25, no.12, pp.1379-1384, Dec 1990