基于DDS构建可调频稳幅信号发生器

摘要 系统采用基于DDS工作原理的AD9851，以单片机为控制核心，设计了可产生频率可调的稳幅高精度正弦波、方波信号发生器。输出级通过椭A滤波器去除高频噪声以稳定信号，并采用乙类推免功率放大器电路以提高系统的负载能力。阐述了芯片与外部电路接口的硬件结构并作出详细的系统测试。该设计在50 Ω负载下，输出峰-峰值0～20 V连续可调，整个系统电路简单、功能强大、可扩展性强。

信号发生器是测量应用中的基础仪器，随着现代测试对象的逐渐多样和数字技术的进步，信号发生器拥有更广的应用和更快的发展。其中正弦信号发生器能满足测试系统的多种要求，是电子技术领域中最基本的电子仪器，广泛应用于电子测控、电子通信系统和航空测试等各个科研领域。

直接数字频率合成(Direct Digital Synthesis，DDS)以固定的精确时钟源为基准，利用数字处理模块产生频率和相位均可调的输出信号技术。作为一种新兴的频率合成技术，其具有频率分辨率高、频率切换速度快、切换相位连续、输出信号相位噪声低、可编程、全数字化、易于集成、体积小和重量轻等优点。在超大规模集成电路和微电子技术的发展下，现代体积小且性能高的产品正迅速取代传统的模拟信号频率合成技术，成为解决此类问题的新方案。

1 DDS工作原理

DDS由相位累加器、正弦查找表、DAC和低通滤波器组成。参考时钟是一个稳定的晶振，相位累加器类似计数器。在每个时钟脉冲输入时。它就输出一个相位增量，即把频率控制字FSW的数据变成相位抽样来确定输出频率。相位增量随指令FSW的不同而不同，用在数据寻址时，正弦查表就把存储的抽样值转换成正弦波幅度的数字量。DAC把数值量变成模拟量，低通滤波平滑地滤掉带外杂散后，得到所需波形。

2 方案比较

方案1 数字锁相环式频率合成技术实现。一个典型的直接式锁相环频率合成器由参考振荡源、参考分频器、锁相环3部分组成。锁相环在VCO输出端和鉴频器的输入端之间构成的反馈回路中加入了一个可变分频器。改变分频比N，即可达到输出不同频率f0的目的，从而实现由fR合成f0。在该电路中，输出频率点间隔△f=fR。这种锁相倍频电路必须通过减小输入频率fi来减小频率间隔，这会导致频率转换时间增加。而输出频率有较大的变化范围，输出间隔和频率转换时间同时减小是矛盾的。且输出频率变化会使N随之变化，从而环路增益也将大幅变化，造成环路的动态特性急剧变化。

方案2 FPGA实现。在FPGA的内部建立一个正弦信号的数据表。然后在外部时钟的驱动下，读取正弦信号数据表中的数据，再送到高速DAC中进行数模转换就可得到正弦信号。采用FPCA产生的正弦信号频率和幅值的稳定度高，但由于FPGA工作频率通常不能过高，所以输出频率范围不够宽。

方案3 采用直接数字频率合成的专用芯片实现。在参考时钟控制下，频率控制字由累加器得到相应的相位数据，把此数据作为取样地址，来寻址正弦ROM表进行相位-幅度变换，即可在给定的时间上确定输出的波形幅值。模拟量形式的目标合成频率信号由DAC将数字量形式的波形幅值转换而成，结合低通滤波器滤除不需要的取样分量，最后连续变化的输出正弦波就由频率控制字决定。该方案具有频谱纯度高、集成度高等特点。由于AD9851自带有32位相位累加数控振荡器，就可以产生低相噪、高稳定的频率输出波形。不但输出频率范围宽，且频率分辨率也高。

3 参数计算

3.1 DDS参数计算

前提选用一个30 MHz高稳定有源晶振，既保证了输出频率稳定，减小了高频辐射，也提高了系统的电磁兼容能力。

AD9851的相位累加器为32位，在参考时钟fs一定的情况下，只要改变AD9851频率控制FSW便可得到要求输出频率f0，它们之间的关系为

3.2 调制度ma的计算

kn是比例系数，即单位调制信号引起的幅度变化;U0是调制信号的直流成分;Ucm，ωcm分别表示载波的幅度与角频率;UΩ，ω分别表示调制波的幅度与角频率

其中，Up为调幅包络的峰值;Uv为调幅包络的谷值。设计中Up为2 047，通过改变调制波的幅值UΩ(UΩpp/2)来达到ma在10%～100%之间、步进10%调节的目的。

3.3 最大频偏△f的计算

模拟调频波(FM)的表达式为

其中，K为FM信号的频率控制字;Kcm为载波信号的频率控制字;△f为最大频偏，λ=fc/2为与系统时钟频率fc和累加器位数N有关的一个常数。这样就可以由调制信号的频率推得信号的频率控制字。

4 硬件电路设计与实现

4.1 直接数字频率合成模块

系统通过单片机控制AD9581频率控制字实现频率合成。调制正弦波信号经A/D采样并行输入改变DDS芯片频率控制字就可实现调