ARM处理器结构

ARM和Thumb状态
RISC技术
流水线技术
超标量技术

ARM和Thumb状态
V4版以后有：
（1）32位ARM指令集
（2）16位Thumb指令集，功能是ARM指令集的功能子集。
ARM7TDMI核以后，T变种的ARM微处理器有两种工作状态：
（1）ARM状态
（2）Thumb状态。
当ARM微处理器执行32位的ARM指令集时，工作在ARM状态；
当ARM微处理器执行16位的Thumb指令集时，工作在Thumb状态

Thumb技术介绍
ARM7体系结构被广泛应用的时候，嵌入式控制器的市场仍然由8位、16位处理器占领。这些产品不能满足高端应用。这些应用需要32位RISC处理器的性能和更优于16位CISC处理器的代码密度。
为了解决代码密度的问题，ARM增加了T变种。
Thumb从32位ARM指令集中抽出来的36条指令格式，可重新编成16位的操作码。
在运行时，16位的Thumb指令又由处理器解压成32位指令。
Thumb核有2套独立的指令集，它使设计者得到ARM32位指令性能的同时，又能享有Thumb指令集产生的代码方面的优势，在性能和代码大小之间取得平衡。

和ARM指令集相比，Thumb指令集具有以下的局限：
完成相同的操作，Thumb指令通常需要更多的指令，因此在对系统运行时间要求苛刻的场合，ARM指令集更为合适。
Thumb指令集没有包含进行异常处理时需要的一些指令，因此在异常中断时，还是需要使用ARM指令，这种限制决定了Thumb指令需要与ARM指令配合使用。

ARM与Thumb状态转换
在程序的执行过程中，微处理器可以随时在两种工作状态之间切换，并且该转变不影响处理器的工作模式和相应寄存器中的内容。
进入Thumb状态：当操作数寄存器的状态位（位[0]）为1时，执行BX指令。
进入ARM状态：当操作数寄存器的状态位（位[0]）为0时，执行BX指令。

RISC技术
嵌入式微处理器可以分为两类：CISC和RISC；
CISC（Complex Instruction Set Computer）：复杂指令系统计算机；随着计算机技术的发展而不断引入新的复杂的指令集，计算机的体系结构会越来越复杂。
大约有20％的指令会被反复使用，占整个程序代码的80％，而余下的80％的指令却不经常使用，在程序设计中只占20％ 。
RISC（Reduced Instruction Set Computer）：精简指令系统计算机；－ 采用固定长度的指令格式
－ 使用单周期指令
－ 大量使用寄存器
－ 可用加载/存储指令批量传输数据
－ 在循环处理中使用地址的自动增减

RISC技术与CISC技术比较

RISC技术
ARM处理器采用加载/存储（Load/Store）体系结构是典型的RISC处理器，即只有Load/Store的存/取指令可以访问存储器，其余指令都不允许进行存储器操作。
RISC体系结构基本特点：
（1）大多数指令只需要执行简单和基本的功能，其执行过程在一个机器周期内完成。
（2）只保留加载/存储指令。操作数由加载/存储指令从存储器取出放寄存器内操作。
（3）芯片逻辑不采用或少采用微码技术，而采用硬布线逻辑。
（4）减少指令数和寻址方式。
（5）指令格式固定，指令译码简化。
（6）优化编译。

RISC技术
ARM体系结构还采用了一些特别的技术：
所有的指令都可根据前面的执行结果决定是否被执行，提高了指令的执行效率。
可用Load/Store指令批量传输数据，以提高数据的传输效率。
可在一条数据处理指令中同时完成逻辑处理和移位处理。
RISC和CISC各有优势，界限并不那么明显。
现代的CPU往往采用CISC的外围，内部加入了RISC的特性，如超常指令集CPU就是融合了RISC和CISC的优势，成为未来的CPU发展方向之一。

流水线技术
是一种将每条指令分解为多步，并让各步操作重叠，从而实现几条指令并行处理的技术；
程序中的指令仍是一条条顺序执行，但可以预先取若干条指令，并在当前指令尚未执行完时，提前启动后续指令的另一些操作步骤，从而可加快程序的运行速度；

开发和设计嵌入式系统的过程中，CPU的性能是一个非常重要的考虑因素。
流水线技术是在本质上影响程序执行速度的因素。
由于计算机中一条指令的各个执行阶段相对独立，因此，现代CPU大多设计成流水线型的机器，在这种类型机器中几个指令可以并行执行。采用流水线的重叠技术大大提高了CPU的运行效率。
当流水线内部的信息通畅流动时，CPU流水线能够工作得最好。
但实际应用中，指令各执行阶段的操作时间长短不同，有一些指令序列可能会打断流水线内的信息流，所以有时流水线操作不十分通畅，会暂时降低CPU的执行速度。

单周期指令的执行过程

ARM的3级流水线
ARM7架构采用了一个3段的流水线：
（1）取指：将指令从内存中取出来。
（2）译码：操作码和操作数被译码以决定执行什么功能。为下一周期准备数据路径需要的控制信号。这一级指令”占有“译码逻辑，而不是”占有”数据路径
（3）执行：执行已译码的指令。指令占有数据路径，寄存器堆栈被读取，操作数在桶行移位器中被移位。ALU产生运算结果并回写到目的寄存器中，ALU结果根据指令需求更改状态寄存器的条件位。