微波EDA网,见证研发工程师的成长!
首页 > 微波射频 > 微波射频行业新闻 > Linear最低功率、16 位、80Msps ADC降低数据转换系统的噪声

Linear最低功率、16 位、80Msps ADC降低数据转换系统的噪声

时间:03-05 来源: 点击:

凌力尔特(Linear) 公司推出低功率、16 位、无漏码、80Msps 模数转换器 (ADC) LTC2259-16,其功耗仅为 89mW,尚不及同类竞争 16 位解决方案的一半。LTC2259-16 为现有的 14 位低功率 LTC2259-14 ADC 系列提供了一种引脚兼容的升级,是具双倍数据速率 (DDR) CMOS/LVDS 输出的单通道 16 位 ADC 中功耗最低的一款。除了功率显著降低之外,LTC2259-16 还拥有两个旨在抑制数字反馈的有用特点,包括交替位极性 (ABP) 模式和一个数字输出随机函数发生器。这些特点与低功率相组合,简化了众多应用中采用高速 ADC 所进行的设计工作,包括 HD 广播摄像机、IMO 雷达、以太网测试仪、便携式测试和仪表、软件定义无线电及蜂窝基站。

当来自 ADC 输出的能量回馈耦合至模拟电路部分时,数字反馈将出现,从而引起干扰。这种干扰在噪声层中表现为异常的整形,而在 ADC 输出频谱中则表现为寄生噪声。最坏的情况出现在中间标度 (这里,所有的输出正在从"1"变至"0"或从"0"变至"1"),将产生回馈耦合至输入端的大接地电流。

为了消除这种影响,LTC2259-16 的专有交替位极性模式在输出缓冲器之前将所有的奇数位反转,以使"1"和"0"变换的数目相等。这种方法有效地消除了会对数字反馈产生影响的大接地平面电流。除了交替位极性模式之外,该器件还提供了一个可任选的数据输出随机函数发生器,用于抑制来自数字输出的干扰。该随机函数发生器负责对数字输出进行去相关处理,以降低回馈耦合至 ADC 输入中的重复码型在输出频谱中引发无用音调的可能性。上述两种数字反馈抑制方法均使无寄生动态范围 (SFDR) 性能改善 10dB 至 15dB。

LTC2259-16 采用一个 1.8V 的低电压模拟工作电源,在基带上提供了 73.1dB 的信噪比 (SNR) 性能和 88dB 的 SFDR。0.17psRMS 的超低抖动实现了 IF 频率的欠采样以及卓越的噪声性能。LTC6406 是推荐用于保持 LTC2259-16 之 AC 性能的轨至轨 ADC 驱动器。

LTC2259-16 的数字输出可被设定为全速率 CMOS、DDR CMOS 或 DDR LVDS。双倍数据速率数字输出允许在时钟的上升沿和下降沿上传输数据,从而将所需的数据线数目减少了一半。一个单独的输出电源提供了 1.2V 至 1.8V 的 CMOS 输出摆幅。

LTC2259-16 采用 6mm x 6mm QFN 封装,内置一个时钟占空比稳定器电路,以便于实现非 50% 的时钟占空比、可编程数字输出定时、可编程 LVDS 输出电流和任选的 LVDS 输出终端。这些特点组合起来,以使 ADC 与数字接收器之间的数据传输变得更加灵活。

LTC2259-16 属于一个引脚兼容的 14 位和 12 位 ADC 系列,采样率范围为 25Msps至 150Msps,功耗为 35mW 至 149mW。LTC2259-16 已全面投产,以 1,000 片为单位批量购买,每片价格为 35.00 美元。演示板和样品在 www.linear.com.cn 提供。

性能概要:LTC2259-16

? 16 位无漏失码 ADC

? 73.1dB SNR

? 88dB SFDR

? 低功率:89mW

? 单 1.8V 电源

? CMOS、DDR CMOS 或 DDR LVDS 输出

? 可选的输入范围:1VP-P 至 2VP-P

? 800MHz 满功率带宽 S/H (采样及保持)

? 任选的数据输出随机函数发生器

? 任选的时钟占空比稳定器

? 停机和打盹模式

? 用于配置的串行 SPI 端口

? 引脚兼容的 14 位和 12 位版本

? 40 引脚 (6mm x 6mm) QFN 封装

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top