ARM寄存器简介

假设R0指向可用的一个内存字，下面代码可以在R0指向的内存字中返回该芯片所采用的地址偏移量。

SUB R1, PC, #4 ;R1中存放下面STR指令的地址

STR PC, [R0] ;将PC=STR地址+offset保存到R0中

LDR R0, [R0] ;

SUB R0, R0, R1 ;offset=PC-STR地址

2．程序状态寄存器
CPSR（当前程序状态寄存器）可以在任何处理器模式下被访问。每一种模式下都有一个专用的物理状态寄存器，称为SPSR（备份程序状态寄存器）。当特定的异常中断发生时，这个寄存器用于存放当前程序状态寄存器的内容。在异常退出时，可以用 SPSR中保存的值来恢复CPSR。CPSR的具体格式如下。

1）条件标志位

N（Negative）、Z（Zero）、C（Carry）及V（oVerflow）统称为条件标志位。大部分的ARM指令可以依据CPSR中的这些标志位来选择性地执行。各条件标志位的具体含义，如表1-4所示。

表CPSR标志位含义

2）Q标志位

在ARM v5的E系列处理器中，CPSR的bit[27]称为Q标志位，主要用于指示增强的DSP指令是否发生了溢出，同样的，SPSR的bit[27]也称为Q标志位，用于在异常中断发生时保存和恢复CPSR中的Q标志位。

3）CPSR中的控制位

CPSR的低8位I、F、T及M[4：0]统称为控制位，当异常中断发生时这些位发生变化。在特权级的处理器模式下，软件可以修改这些控制位。

① I中断禁止位

当I＝1时禁止IRQ中断。

当F＝1时禁止FIQ中断。

通常一旦进入中断服务程序可以通过置位I和F来禁止中断，但是在本中断服务程序退出前必须恢复原来I、F位的值。

② T控制位，用来控制指令执行的状态，即说明本指令是ARM指令还是Thumb指令。对于不同版本的ARM处理器，T控制位的含义是有些不同的。

对于ARM v3及更低的版本和ARM v4的非T系列版本的处理器，没有ARM和Thumb指令的切换，所以T始终为0。

对于ARM v4及更高版本的T系列处理器，T控制位含义如下。

当T＝0，表示执行ARM指令。

当T＝1，表示执行Thumb指令。

对于ARM v5及更高的版本的非T系列处理器，T控制位的含义如下。

当T＝0表示执行ARM指令。

当T＝1表示强制下一条执行的指令产生为定义指令中断。

③ M 控制位

控制位M[4:0]称为处理器模式标识位，具体说明如表1-5所示。

表CPSR 处理器模式位

④CPSR的其他位用于将来ARM版本的扩展，程序可以先不操作这些位。