基於FPGA技术的RFID读卡器设计

和Q信号，然後直接调制至900MHz发射频率。

在内部，LO（本地振荡器）被精确正交移相器分割。经调制的射频信号被合并为一个单端、单边带射频输出信号（镜像被抑制了46dBc）。此外，调制器还带有匹配的I和Q混合器，从而最大限度地抑制了LO载波信号（至-43dBm）。

复合调制电路具备出色的邻道功率比（ACPR），有助於满足发射频率遮罩要求。例如，当调制器射频输出电平为-8dBm时，ACPR指标优於-60dBc。由於具备更出色的ACPR性能，信号可被放大至许可的1w功率（在美国为+30dBm），或者放大至2w，以符合欧盟规范。在上述两种情况下，重要的是保持电平固定，因为该电平用於向电子标签提供电源，并最大化读卡距离。LTC5505型射频功率检测器的内部温度补偿功能，可准确地测定功率，提供稳定的反馈信号，以调节射频功率放大器的输出功率。

基带处理和网络介面

在基带频率上，FPGA执行发送至DAC和来自模数转换器（ADC）的波形的通道化任务。这一过程也被称为数字中频处理，涉及滤波、增益控制、频率转换和采样率变化等。FPGA甚至可以并行处理多个通道。

图2可能的RFID读卡器架构

图2显示了一个射频读卡器的架构。其他基带处理任务包括∶

· 先导栏位检测
· 排序估计
· 调制和解调（ASK、频移键控和相移键控）
· 信号产生
· 相关器处理
· 峰值检测和阈值设定
· CRC纠错和校验和
· 编码和解码（NRZ、Manchester、单极性、差分双极性和Miller）
· ID去扰
· 安全加密引擎

所收到的RFID标签数据可通过串口或网络介面被传送至企业系统服务器。
这种传统的架构正逐步演变为一个高级分布式TCP/IP网络的一部分。在该网络中，射频读卡器将负责管理临近的标签。在这种情况下，射频读卡器就像是电子标签和连接至企业软件系统的智能化分布式数据库之间的网关。

取决於硬体/软件功能分区情况，这些基带任务即可在FPGA上完成，也可在DSP上完成，或者由二者联手执行。Xilinx公司推出了一个IP内核套件，其中包括FIR、CIC、DDS、DUC、DDC、比特相关器、正弦/馀弦LUT等。这些逻辑电路非常适合执行加密引擎任务（加密引擎采用移位寄存器和XOR）。针对Xilinx Virtex-4系列的DSP48引擎十分适合执行其他信号处理任务。

一个基带处理器负责控制各种基带处理任务的功能性和调度，还负责链路层协议。这些基带处理任务包括跳频、发送前侦听、防冲突演算法处理等。基带处理器还提供了乙太网、USB、固件等介面。

基带任务和数字化射频通道化处理，可提高全FPGA解决方案的吸引力和集成度。FGPA功能、DSP功能，以及基带处理功能，都可被整合於一个带有嵌入式处理器的FPGA。

图3显示了一个基於FPGA的RFID处理器的架构。嵌入式处理器可以是一个硬核（譬如，Virtex-4 FX产品家族采用的PowerPC），还可以是一个软核（譬如Spartan设备中采用的MicroBlaze），甚至是PowerPC和MicroBlaze的结合体。用户可以将内置硬乙太网MAC（EMAC）连接至外部乙太网物理层，进而连接至乙太网。另外，用户还可使用面向10/100-BaseT的Lite Ethernet MAC IP。

PowerPC/MicroBlaze嵌入式处理器执行以下任务∶
· EPC数据处理和前转
· 协议处理
· 询问调度
· TCP/IP网络介面
· 控制和监视
· 调制解调器控制
· 升级代理
· HTTP服务器
· SNMP/MIB处理

Xilinx千兆乙太网系统参考设计（GSRD）是一个基於EDK的参考系统，能够在基於TCP/IP的协议介面和用户数据介面之间搭起一座高性能的桥梁。GSRD的组件具备满足TCP/IP系统每比特和每包开销要求的功能。

Xilinx还针对Monta Vista Linux和Treck堆栈提供了发射性能基准。采用Xilinx Platform Studio（XPS）微处理器库定义的Nucleus PLUS RTOS，为采用MicroBlaze和PowerPC处理器的系统带来了新的优势。Nucleus PLUS RTOS尺寸很小，这意味著它能够利用片上现有的存储器，从而最大限度降低功耗，提高性能。此外，广泛的中间件使得Nucleus PLUS RTOS成为RFID後端网络的理想选择。

图3∶基於Virtex-4 FX的RFID架构IP

图4∶RFID读卡器中CoolRunner-IICPLD

利用XilinxCoolRunner-II型CPLD，手持射频读卡器可连接至硬盘驱动器、QWERTY键盘、可移动硬盘介面、各种显示设备和其他计算机外设（如图4所示）。这些CPLD还能帮助应用处理