微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > MSP430 5438时钟系统介绍

MSP430 5438时钟系统介绍

时间:11-25 来源:互联网 点击:
3.1时钟系统介绍

UCS模块支持低功耗。它内部含有三个时钟信号,用户可以自行选择,找到性能和功耗的平衡点。UCS软件
配置后,只需要一两个晶振或者电阻,而不需要使用外部振荡器。
UCS模块最多含有5个时钟源:
l XT1CLK:低频/高频振荡器,可以使用低频 32768HZ 晶振和外部振荡器或者通过外部输入源输入
4MHZ~32MHZ时钟。
l VLOCLK:内部低消耗,低频振荡器。典型值为 12KHZ。
l REFOCLK:内部低频振荡器,典型值为 32768HZ,作为 FLL基准源。
l DCOCLK:内部数字控制振荡器(DCO)可以通过 FLL来稳定。
l XT2CLK:可选择的高频振荡器,可以使用标准晶振,振荡器或者外部时钟源输入4MHZ~40MHZ。
UCS模块有三个时钟信号(/系统)可以使用:
l ACLK: 辅助时钟。 ACLK 来自于XT1CLK, REFOCLK, VLOCLK, DCOCLK, DCOCLKdiv,和XT2CLK
(如果可以用)。DCOCLKdiv为DCOCLK 在 FLL 模块中通过 1、2、4、8、19、32 分频后得到的频率。
ACLK 可由软件位作各个外围模块的时钟信号。ACLK 经 1、2、4、8、16、32 分频。ACLK/n是 ACLK
经1、2、4、8、16、32分频后作为外部电路使用。
l MCLK: 系统主时钟。 MCLK 可由软件选择为 XT1CLK, REFOCLK, VLOCLK, DCOCLK, DCOCLKdiv,
XT2CLK(如果可以用)。DCOCLKdiv 为 DCOCLK 在 FLL 模块中通过 1、2、4、8、19、32 分频后得
到的频率。MCLK 可以通过1、2、4、8、16、32分频。MCLK 作为 CPU和系统时钟。
l SMCLK:辅助系统主时钟。SMCLK 可由软件选择 XT1CLK,REFOCLK,VLOCLK,DCOCLK,
DCOCLKdiv,XT2CLK(如果可以用)。DCOCLKdiv为 DCOCLK 在 FLL模块中通过 1、2、4、8、19、
32分频后得到的频率。SMCLK 可以通过 1、2、4、8、16、32 分频。SMCLK 主要用于高速外围模块。
系统通过合适的配置可以作为外部器件的时钟输入源。UCS模块图如下图所示:

MSP430学习笔记之二:时钟模块

MSP430系列单片机基础时钟主要是由低频晶体振荡器,高频晶体振荡器,数字控制振荡器(DCO),锁频环(FLL)及FLL+等模块构成。由于430系列单片机中的型号不同,而时钟模块也将有所不同。虽然不同型号的单片机的时基模块有所不同,但这些模块产生出来的结果是相同的.在MSP430F13、14中是有TX2振荡器的,而MSP430F11X,F11X1中是用LFXT1CLK来代替XT2CLK时钟信号的.在时钟模块中有3个(对于F13,F14)时钟信号源(或2个时钟信号源,对于F11X、F11X1):

1-LFXT1CLK: 低频/高频时钟源.由外接晶体振荡器,而无需外接两个振荡电容器.较常使用的晶体振荡器是32768HZ。

2-XT2CLK: 高频时钟源.由外接晶体振荡器。需要外接两个振荡电容器,较常用的晶体振荡器是8MHZ。

3-DCOCLK: 数字可控制的RC振荡器。

1-ACLK: 辅助时钟信号.由图所示,ACLK是从FLXT1CLK信号由1/2/4/8分频器分频后所得到的.由BCSCTL1寄存器设置divA相应为来决定分频因子.ACLK可用于提供CPU外围功能模块作时钟信号使用.

2-MCLK: 主时钟信号.由图所示,MCLK是由3个时钟源所提供的。他们分别是LFXT1CLK,XT2CLK(F13、F14,如果是F11,F11X1则由LFXT1CLK代替),DCO时钟源信号提供.MCLK主要用于MCU和相关系统模块作时钟使用。同样可设置相关寄存器来决定分频因子及相关的设置。

3-SMCLK: 子系统时钟,SMCLK是由2个时钟源信号所提供.他们分别是XT2CLK(F13、F14)和DCO,如果是F11、F11X1则由LFXT1CLK代替TX2CLK。同样可设置相关寄存器来决定分频因子及相关的设置。

MSP430X1X1系列产品中,其中XT1时钟源引脚接法有如3种应用。F13、14的XT1相同。需要注意的是,LFXT1只有工作在高频模式下才需要外接电容。

对以引脚较少的MSPX1XX系列产品中有着不同时基模块,具体如下:

MSP430X11X1:LFXT1CLK , DCO

MSP430F12X: LFXT1CLK , DCO

MSP430F13X/14X/15X/16X:LFXT1CLK , DCO , XT2CLK

MSP430F4XX: LFXT1CLK , DCO , XT2CLK , FLL+

时钟发生器的原理说明:问题的提出:1、高频、以便能对系统硬件请求和事件作出快速响应 2、低频率,以便将电流消耗降制至最少 3、稳定的频率,以满足定时器的应用。 4、低Q值振荡器,以保证开始或停止操作没有延时MSP430采用了一个折衷的办法:就是用一个低频晶镇振,将其倍频在高频的工作频率上。一般采用这种技术的实用方法有两种,一个是说、锁相环、一个是锁频环,而锁相环采用模拟的控制容易引起“失锁”和易引起电容量的改变。而TI采用的是锁频环技术,它采用数字控制器DCO和频率积分来产生高频的运行时钟频率。

低功耗设置的技巧问题: 1、LPM4:在振荡器关闭模式期间,处理机的所有部件工作停止,此时电流消耗

上一篇:AVR中断详解
下一篇:单片机驱动心得

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top