微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > Stm32时钟分析

Stm32时钟分析

时间:11-28 来源:互联网 点击:

到这一步,经过分析得知,RCC->

RCC->

RCC->

RCC->

RCC->

RCC->

SCB->

While(!(RCC->CR>>

对此,原子哥也说了写成(RCC-CR>>17)&0X01比较合适,但我感觉RCC-CR>>17是不准确的,比方说如果第十八位是1,那么右移17位后不管时钟是否就绪,表达式“RCC-CR>>17”的结果始终为真,这样while(!(RCC-CR>>17))不就没有意义了吗?所以写成(RCC-CR>>

RCC->

RCC->

其实,这里今天林妹妹问了一个比较专业的问题,那就是PLL是一个u8的数据类型,为什么在这里可以右移18位呢?不是早超出了么?其实,我们看看汇编代码就明白了,汇编代码如下: 219: RCC->

RCC->

while(!((RCC->CR>>

RCC->

在跑马灯程序中也能运行,目前只在跑马灯程序中试验过:

第一步:

RCC->APB1RSTR = 0x00000000;//复位结束

RCC->APB2RSTR = 0x00000000;

第二步:

RCC->AHBENR = 0x00000014;//睡眠模式闪存和SRAM时钟使能.其他关闭.

第三步:关闭所有外设时钟

RCC->APB2ENR = 0x00000000; //外设时钟关闭.

RCC->APB1ENR = 0x00000000;

为什么要这步因为在配置cfgr以及cr等寄存器时,一些外设时钟要关闭。

第四步:

RCC->CR &= 0xFEF2FFFF;//该补的主要作用是开启内部HSION,且关闭HSE,CSS,PLLON

第五步:设置分频寄存器,配置分频,使能PLLSRC ON

RCC->CFGR=0X00000400; //APB1/2=div2;APB2=div1;AHB=div1;查询中文手册可知,

apb1最大为36MHZ所以这里要对其分频,因为经过这番设置PLLMUL输出后为72MHZ所以为,这里要让APB1/2=div2是36MHZ。

PLL-=2;//抵消2个单位

RCC->CFGR|=PLL<18;//设置PLL值2~16设置PLL为9倍频

RCC->CFGR|=1<16; //PLLSRC ON设置HSE为输入时钟,因为第cfgr的17位也为0,所以HSE输入到PLLSRC的就是8M

此时hse为8MHZ显然经过上面的9倍频,经分析可知输出到AHB的SYSCLK为72MHZ。因为前面设置AHB不分频,所以AHB输出也是72MHZ。apb1因为前面分频了所以输出后为36MHZ。apb2为72MHZ

第七步:

FLASH->ACR|=0x32; //FLASH 2个延时周期

第八步:

RCC->CIR = 0x00000000;//关闭所有中断

第九步:

//配置向量表

#ifdefVECT_TAB_RAM

MY_NVIC_SetVectorTable(NVIC_VectTab_RAM, 0x0);

#else

MY_NVIC_SetVectorTable(NVIC_VectTab_FLASH, 0x0);//这里用到的就是flash启动

#endif

第十步:

RCC->CR|=0x00010000;//外部高速时钟使能HSEON,注意使能hseon之前外部时钟不能直接或间接的为系统时钟,也就是说cfgr中的SW位先为0,因为在第五步已经设为0了,所以这里无需顾虑。

while(!(RCC->CR>>17));//等待外部时钟就绪

第十一步:打开PLL,

RCC->CR|=0x01000000;//PLLON

while(!(RCC->CR>>25));//等待PLL锁定

第十二步:

RCC->CFGR|=0x00000002;//PLL作为系统时钟

while(temp!=0x02)//等待PLL作为系统时钟设置成功

{

temp=RCC->CFGR>>2;

temp&=0x03;

}

结合Stm32_Clock_Init()时钟配置过程,我总结时钟配置就是大致如下步骤:

关所有外设时钟,
(1)使能HSI并关闭HSE,PLL,CSS,配置分频寄存器,并且在crgr中将系统时钟设为HSI。
(2)关所有中断。
(3)配置向量表。
(4)使能HSE,CR中等待设置完毕。
(5)打开PLL,CR中等待PLL开启。
(6)在cfgr中sws位等待PLL成为系统时钟。

结合上述方式,我改写的代码如下:
void Stm32_Clock_Init111(u8 PLL)
{

unsigned char temp=0;
RCC->APB1RSTR = 0x00000000;//复位结束
RCC->APB2RSTR = 0x00000000;

RCC->AHBENR = 0x00000014;//睡眠模式闪存和SRAM时钟使能.其他关闭.
RCC->APB2ENR = 0x00000000; //外设时钟关闭.
RCC->APB1ENR = 0x00000000;

RCC->CR &= 0xFEF2FFFF;//该步的主要作用是开启内部HSION,且关闭HSE,CSS,PLLON

RCC->CFGR=0X00000400; //APB1=div2;APB2=div1;AHB=div1; HSE设置为不分频,CFGR的主要作用是配置分频,分频之前当然要把cr中HSE时钟全关闭只开启HSI时钟。当然还有一个重要的作用是,设置当前是谁作为系统时钟,就是SW位。

PLL-=2;//抵消2个单位
RCC->CFGR|=PLL<18;//设置PLL值 2~16
RCC->CFGR|=1<16;//PLLSRC ON

FLASH->ACR|=0x32;//FLASH 2个延时周期

RCC->CIR = 0x00000000;//关闭所有中断
//配置向量表
#ifdefVECT_TAB_RAM
MY_NVIC_SetVectorTable(NVIC_VectTab_RAM, 0x0);
#else
MY_NVIC_SetVectorTable(NVIC_VectTab_FLASH, 0x0);//这里用到的就是flash启动
#endif

RCC->CR|=0x00010000;//外部高速时钟使能HSEON
while(!(RCC->CR>>17));//等待外部时钟就绪
RCC->CR|=0x01000000;//PLLON
while(!(RCC->CR>>25));//等待PLL锁定
RCC->CFGR|=0x00000002;//PLL作为系统时钟
while(temp!=0x02)//等待PLL作为系统时钟设置成功
{
temp=RCC->CFGR>>2;
temp&=0x03;
}

}


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top