微波EDA网,见证研发工程师的成长!
首页 > 射频和无线通信 > 射频无线通信文库 > 苹果用的SiP封装简介

苹果用的SiP封装简介

时间:09-27 来源:互联网 点击:

SiP是System in Package (系统级封装、系统构装)的简称,这是基于SoC所发展出来的种封装技术,根据Amkor对SiP定义为"在一IC包装体中,包含多个芯片或一芯片,加上被动组件、电容、电阻、连接器、天线…等任一组件以上之封装,即视为SiP",也就是说在一个封装内不仅可以组装多个芯片,还可以将包含上述不同类型的器件和电路芯片叠在一起,构建成更为复杂的、完整的系统。

SiP包括了多芯片模组(Multi-chip Module;MCM)技术、多芯片封装(Multi-chip Package;MCP)技术、芯片堆叠(Stack Die)、PoP (Package on Package)、PiP (Package in Package) ,以及将主/被动组件内埋于基板(Embedded Substrate)等技术。以结构外观来说,MCM属于二维的2D构装,而MCP、Stack Die、PoP、PiP等则属于立体的3D构装;由于3D更能符合小型化、高效能等需求,因而在近年来备受业界青睐。

SiP封装中互连技术(Interconnection) 多以打线接合(Wire Bonding) 为主,少部分还采用覆晶技术(Flip Chip),或是Flip Chip 搭配Wire Bonding 作为与Substrate (IC载板) 间的互连。但以Stack Die (堆叠芯片) 为例,上层的芯片仍需藉由Wire Bonding来连接,当堆叠的芯片数增加,越上层的芯片所需的Wire Bonding长度则将越长,也因此影响了整个系统的效能;而为了保留打线空间的考虑,芯片与芯片间则需适度的插入Interposer,造成封装厚度的增加。

随着SoC制程技术从微米(Micrometer)迈进纳米的快速演进,单一芯片内所能容纳的电晶体数目将愈来愈多,同时提升SoC的整合能力,并满足系统产品对低功耗、低成本及高效能之要求。但是当半导体制程进入纳米世代后,SoC所面临的各种问题,也愈来愈难以解决,如制程微缩的技术瓶颈及成本愈来愈大、SoC芯片开发的成本与时间快速攀升、异质(Heterogeneous )整合困难度快速提高、产品生命周期变短,及时上市的压力变大,使SiP技术有发展的机会。

SiP技术具整合弹性可大幅缩减电路载板面积

系统封装(SiP)技术在现有集成电路工程并非高困难度的制程,因为各种功能芯片利用集成电路封装技术整合,除考虑封装体的散热处理外,功能芯片组构可以将原本离散的功能设计或组件,整合在单一芯片,不仅可以避免设计方案被抄袭复制,也能透过多功能芯片整合的优势让最终产品更具市场竞争力,尤其在产品的体积、功耗与成本上都能因为SiP技术而获得改善。

SiP元器件若设计规画得当,已可相当于一系统载板的相关功能芯片、电路的总和,而依据不同的功能芯片进行系统封装,可以采简单的Side by Side芯片布局,也可利用相对更复杂的多芯片模组MCM(Multi-chip Module)技术、多芯片封装MCP(Multi-chip Package)技术、芯片堆叠(Stack Die)、PoP(Package on Package)、PiP(Package in Package)等不同难度与制作方式进行系统组构。也就是说,在单一个封装体内不只可运用多个芯片进行系统功能建构,甚至还可将包含前述不同类型器件、被动组件、电路芯片、功能模组封装进行堆叠,透过内部连线或是更复杂的3D IC技术整合,构建成更为复杂的、完整的SiP系统功能。

而在SiP整合封装中,关键的技术就在于SiP封装体中的芯片或功能模组的芯片内互连技术(Interconnection),在一般简单形式或是对芯片体积要求不高的方案中,运用打线接合(Wire Bonding)即可满足多数需求,而打线接合形式芯片多用Side by Side并列布局为主,当功能芯片数量多时,芯片的占位面积就会增加,而若要达到SiP封装体再积极微缩设计,就可改用技术层次更高的覆晶技术(Flip Chip)或是Flip Chip再搭配打线接合与IC载板(Substrate)之间进行互连。

基本上堆叠芯片(Stack Die)的作法在上层的芯片或模块仍然需要透过打线接合进行连接,但若碰到SiP的整合芯片、功能模块数量较多时,即堆叠的芯片、功能模组数量增加,这会导致越是设于SiP结构上层的芯片、模块所需要的打线连接电子线路长度将因此增长,传输线路拉长对于高时脉运作的功能模块会产生线路杂讯或是影响了整体系统效能;至于SiP在结构上为了预留Wire Bonding的打线空间,对芯片与芯片或是功能模块与功能模块间插入的Interposer处理,也会因为这些必要程序导致SiP最终封装成品的厚度增加。

随着IC集成电路制造、封装技术不断演进,芯片或功能模块的裸晶本身制程,已从微米制程升级至纳米等级,这代表单一个功能芯片或功能模块可以越做越小,也代表SiP的功能可因而得到倍数的成长,甚至还能游刃有余地维持相同的封装体尺寸。

也是拜半导体科

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top