基于FPGA流水线分布式算法的FIR滤波器的实现

3 设计结果

本系统的FPGA采用Xilinx公司的Virtex-E系列中的XCV100E FPGA，使用的软件是Xilinx公司的ISE5.2i及Modelsim公司的Modelsim时序仿真工具，对FIR滤波器进行描述编程使用的是VHDL语言。

实现FIR滤波器的最上层的原理图如图4所示，输入16个8位数据data_in={1,-1,3,2,2,-1,1,-1,1,-1,3,2,2,-1,1,1}。

系统仿真的时序图如图5所示。所设计FIR滤波器的幅频、相频、单位脉冲冲激响应如图6～8所示。

FIR滤波器是DSP的基本运算形式之一。本文介绍的基于FPGA的分布式算法提高了系统运行的速度并且节省了大量的FPGA资源。通过阶数以及查找表中抽头系数的设定，还可以灵活地实现除低通外的高通、带阻和带通滤波器。

设计的电路已通过FPGA验证，说明工作正常，符合设计指标。