微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > 基于FFT IP核的数字脉压处理器的实现

基于FFT IP核的数字脉压处理器的实现

时间:06-05 来源:互联网 点击:

3 结语

系统采用ADS5500完成14位、60 MSPS的数据采集,并在FPGA中实现1 024点的数字脉冲压缩。设计采用并行流水方式提高工作速度,而块浮点算法则充分保证运算的精度。IP核的复用大大降低硬件规模,从而使整个系统具有高速度、高精度和低功耗的特点。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top