微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > FPGA与DSP协同处理系统设计之:典型实例-FPGA片上硬件乘法器的使用

FPGA与DSP协同处理系统设计之:典型实例-FPGA片上硬件乘法器的使用

时间:06-05 来源:互联网 点击:

11.5典型实例20:FPGA片上硬件乘法器的使用

11.5.1实例的内容及目标

1.实例的主要内容

在FPGA+DSP系统设计系统中,FPGA经常作为DSP的协处理器来辅助完成一些计算任务。而这些计算工作中最消耗时间的就是乘法运算,因此本实例的主要内容就是帮助读者学会调用硬件乘法IP核。

2.实例目标

通过本实例,读者应达到以下目标。

·了解硬件乘法器对算法的加速作用。

·掌握FPGA片上硬件乘法器IP的调用方法。

11.5.2硬件乘法IP的使用方法

1.生成硬件乘法器

如图11.12所示,在“NewSource”里面选择“IP(CoreGenArchitectureWizard)”,在右边的文件名里面输入“multiply”,单击“Next”按钮,打开如图11.13所示的IP核类型选择对话框。

图11.12新建IP核文件

图11.13新建乘法器IP核

在IP核类型选择界面里面选择MathFunctions→Multipliers→Multiplierv7.0,单击“Next”按钮,打开乘法器IP核生成向导,如图11.14所示。

图11.14乘法器生成向导

在上面对话框里,“ComponentName”是要生成的模块的名称。“Parallel”和“Sequential”两个选项是用来选择乘法器模式的,选择并行结构可以加快乘法器的速度,但是同时要多占用一些资源。选择“Constant”选项我们会发现乘法器的B输入端口被屏蔽掉了,这时B将作为一个固定输入。

如果不选择“Constant”选项,可以在下面的乘法器结构框里面选择乘法器使用的资源种类,选择“UseLUTs”将使用片上存储器资源,选择“Use18*18MultiplierBlocks”将使用FPGA自带的DSP模块。“Virtex-IIMultiplierOptimization”框里面的选项只有在使用Virtex-II族器件的时候才能使用。

前面选择了Constant选项,在这个对话框里面就要对乘法器的B输入进行设置,在ConstantValue后面输入B端口输入的数值(十进制),如图11.15所示。

在如图11.16所示的对话框里面设置输入口A的位宽和形式。

在如图11.17所示的对话框里面设置输出口的位宽和是否使用寄存器(使用输出寄存器的时候由Q口输出,不使用输出寄存器的时候由O口输出)。

在如图11.18所示的对话框里面选择“MinimumPipelining”可以看见在最下面的“Information”框里面的输出延迟达到最小为1。在“RegisterOption”栏里面可以设置同步复位,异步复位和时钟使能。

图11.15设置端口B参数

图11.16设置端口A参数

图11.17设置输出端口

图11.18其他参数设置

配置完成以后单击“Generate”按钮就可以生成乘法器了。

2.使用硬件乘法器

本实例以一个IIR数字滤波的设计为例来演示硬件乘法器的使用方法。直接打开实例的工程文件,如图11.19所示。其中IIR.v是IIR滤波器的设计文件,test.tbw为测试文件。

图11.19IIR数字滤波器工程目录

在IIR.v的文件中,可以看到硬件乘法器的调用方法。

reg[12:0]x1,x2,x3;//定义乘数a

reg[12:0]y1,y2,y3;

reg[12:0]q1,q2,q3;

wire[25:0]mul[10:1];//定义乘法的输出结果

multiplym0(.clk(clk),.a(x1),.o(mul[1]));//乘法器的调用,输入为a,输出为o

multiplym1(.clk(clk),.a(x2),.o(mul[2]));

multiplym2(.clk(clk),.a(x3),.o(mul[3]));

multiplym3(.clk(clk),.a(y1),.o(mul[4]));

multiplym4(.clk(clk),.a(y2),.o(mul[5]));

multiplym5(.clk(clk),.a(y1),.o(mul[6]));

multiplym6(.clk(clk),.a(y2),.o(mul[7]));

multiplym7(.clk(clk),.a(y3),.o(mul[8]));

multiplym8(.clk(clk),.a(q1),.o(mul[9]));

multiplym9(.clk(clk),.a(q2),.o(mul[10]));

运行仿真后,可以得到输出结果如图11.20所示。

图11.20IIR数字滤波器仿真结果

11.5.3小结

本节对生成和使用FPGA的片上硬件乘法器IP核的方法做了介绍,并通过编译下载在红色飓风的开发板上实现了预定功能。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top