EDA技术与FPGA设计应用详解

k)：排列于芯片四周，为内部逻辑与器件封装引脚之间提供可编程接口;

---(3)可编程互连资源(pi，programmable interconnect)：包括不同长度的连线线段及连接开关，其功能是将各个可编程逻辑块或i/o块连接起来以构成特定电路。

---全球生产fpga的厂家很多，但影响力最大的是xilinx公司和altera公司，世界上第一片fpga是在20世纪80年代中期xilinx公司率先推出的。不同厂家生产的fpga在可编程逻辑块的规模、内部互连线结构及所采用的可编程元件上存在较大差异，实际使用时应注意区分。

　　fpga设计应用及优化策略

　　1.fpga设计层次分析

---fpga设计包括描述层次及描述领域两方面内容。通常设计描述分为6个抽象层次，从高到低依次为：系统层、算法层、寄存器传输层、逻辑层、电路层和版图层。对每一层又分别有三种不同领域的描述：行为域描述、结构域描述和物理域描述。

---系统层是系统最高层次的抽象描述，针对于电子系统整体性能。算法层又称为行为层，它是在系统级性能分析和结构划分后对每个模块的功能描述。算法层所描述的功能、行为最终要用数字电路来实现。而数字电路本质上可视为由寄存器和组合逻辑电路组成，其中寄存器负责信号存储，组合逻辑电路负责信号传输。寄存器传输层描述正是从信号存储、传输的角度去描述整个系统。寄存器和组合逻辑本质上是由逻辑门构成，逻辑层正是从逻辑门组合及连接角度去描述整个系统。

---fpga各个描述层次及综合技术关系如图1所示。传统的综合工具是将寄存器传输级(rtl)的描述转化为门级描述。随着以行为设计为主要标志的新一代系统设计理论的不断成熟，能够将系统行为级描述转化为rtl描述的高层次综合技术不断涌现。

---作为现代集成电路设计的重点与热点，fpga设计一般采用自顶向下、由粗到细、逐步求精的方法。设计最顶层是指系统的整体要求，最下层是指具体的逻辑电路实现。自顶向下是将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大则进一步分解为更小的子系统和模块，层层分解，直至整个系统中各子模块关系合理、便于设计实现为止。

　　2.vhdl在fpga设计中的应用

---集成电路设计规模及复杂度不断增大，用传统原理图方法进行系统级芯片设计已不能满足设计要求，而硬件描述语言(hdl，hardware description language)在进行大规模数字系统设计时具有诸多优势，因此利用硬件描述语言进行系统行为级设计已成为fpga与asic设计的主流。目前最流行、最具代表性的硬件描述语言是美国国防部(dod)开发的vhdl(vhsic hardware description language)和gda(gateway design automation)公司开发的verilog hdl。

---vhsic代表very high speed integrated circuit，因此vhdl即甚高速集成电路硬件描述语言。vhdl语法严格，1987年即成为ieee标准，即ieee std 1076-1987，1993年进一步修订成为ieee std 1076-1993。

---vhdl作为ieee标准，已得到众多eda公司支持，其主要优点有：

● 描述能力强，支持系统行为级、寄存器传输级和门级三个层次设计;

● 可读性好、移植性强，其源文件既是程序又是文档，便于复用和交流;

● 支持自顶向下的设计和基于库(library-based)的设计;

● 支持同步、异步及随机电路的设计;

● 与工艺无关，生命周期长。

---vhdl语言主要应用在行为层和寄存器传输层，这两层可充分发挥出vhdl面向高层的优势。利用vhdl实现数字电路的实质是利用综合工具将高层次描述转化为低层次门级描述，其中综合可分为三个层次：高层次综合(high-level synthesis)、逻辑综合(logic synthesis)和版图综合(layout synthesis)。

　　3.基于vhdl的fpga系统行为级设计

---基于vhdl的fpga设计基本流程及详细流程分别如图2和图3所示，具体包括以下重要环节：设计输入(design entry)、设计综合(design synthesis)、设计约束(design constraints)、设计实现(design implement)、设计仿真(design simulation)和器件编程(device programming)。

---设计输入主要采用hdl(硬件描述语言)、ecs(engineering schematic capture，原理图编辑器)和fsm(finite state machine，有限状态机);

---设计综合就是依据逻辑设计描述和约束条件，利用开发工具进行优化处理，将hdl文件转变为硬件电路实现方案，其实质就是优化设计目标的过程;

---设计约束主要包括设计规则约束、时间约束、面积约束三种，通