基于TMS320VC5509A 的图像采集处理系统

　　RCK = CLK OUT （ 1）OE = CE2+ AOE （ 2）RE = CE2+ ARE （ 3）式中： RCK 为FIFO 的读时钟信号引脚； CLKOUT 为DSP 输出时钟； / OE 为FIFO 的输出使能信号； / AOE 为EMIF 接口的输出使能信号； /RE 为FIFO 的读使能信号； / ARE 为EMIF 接口的读使能信号。

　　2. 2 图像处理模块

　　2. 2. 1 TMS320VC5509A 与SDRAM 的接口实现

　　SDRAM 即同步动态随机存取存储器， 外部接口采用同步和流水线技术， 具有较高的数据吞吐率。因此能满足图像处理高速以及大容量存储的要求。5509A 的EMIF能与SDRAM 进行无缝连接， 即不需要任何外加逻辑。

　　由于本系统SDRAM 存储容量为64 M, 而5509A 的每一个CE 空间是32 Mbit, 因此其实是将其扩在CE0 到CE1空间上。但是EMIF 的特性决定了只要选中CE0 也就选中了该SDRAM, 所以只需要将CE0 与SDRAM 的片选信号引脚连接上即可。SDRAM 外扩在CE0 空间， 对CE01 寄存器需要相应的配置， 配置MTYPE 域为011, 用来指示该外部存储器类型是SDRAM。对于把CE 空间配置为SDRAM类型的存储器， EMIF 必须完成对SDRAM 初始化的工作。

　　2. 2. 2 TMS320VC5509A 与FLASH 的接口实现

　　FLASH 也称闪存， 主要特点是在不加电的情况下能长期保存存储的信息。本系统选用的是AMD 公司的AM29LV800B, 它具有以下特点： 高性能、访问时间短至70 ns、超低功耗、2. 7~ 3. 6 V 单电源供电、数据可以安全保存超过20 年。系统初始化时， 5509A 自动配置EMIF的数据宽度为16 位， 它的存储空间只能是CE1, 因此将5509A 的/ CE1 与FLASH 的片选信号/ CE 相连， / AOE、/AWE分别与FLASH 的/ OE、/ WE 相连， 但是5509A 最多只能外扩16 K 异步存储器， 因此如果要访问全部的512 K 字节地址需要按照分页方式访问， 这个访问可以通过控制在CPLD 里设置的一个控制寄存器来实现。其中FLA SH 的高位地址线由CPL D 的控制寄存器控制， 该寄存器可以驱动FLASH 的高位地址线处于一个固定的状态， 从而实现分页的目的。5509A 与FLA SH 连接框图如图3 所示。

图3 5509A 与FLASH 接口

　　3 系统软件设计

　　本系统中， 软件主要分为3 个部分： DSP 的图像采集部分（ 在CCS 软件开发环境下用C 语言编制、调试实现） ;图像处理部分以及CPLD 的逻辑控制部分（ 在Quart us 环境下用VHDL 实现） 。图像处理部分的算法函数（ 图像锐化、边缘检测等） 可在主程序中可以直接调用（ 其中包括使用中值滤波对图像进行预处理， 图像二值化用于边缘检测， 以及拉普拉斯算法用于图像锐化） 。CPLD 主要完成视频解码器与缓存的接口逻辑， 缓存与DSP 的接口逻辑和FLASH 的地址译码等功能。DSP 主程序流程图如图4 所示。

图4 系统软件流程

　　DSP 的主程序流程为： 系统在上电复位后， 需要完成系统的自举， 自举方式采取并行外部16 位异步内存引导方式， 因此需要将GPIO0、GPIO1、GPIO2 下拉， GPIO3 上拉[ 9??10] ; 当5509A 的bootloader 开始执行的时候， 程序会完成相应的初始化， 即将数据堆栈寄存器的地址配置为000090h, 系统堆栈寄存器的地址配置为000080h, 将ST 1_55寄存器的IN TM 域配置为1, 不使能中断， 地址为000060h 和000061h 这两个字用来暂时保存入口地址，ST 1_55 的SXMD 位被清0, ST1_55 的54CM 位被置1; 初始化完成后则开始执行bootloader 程序， bootloader 程序的自举代码存放在位于CE3 空间的FF_8000h 地址处， 然后读取位于CE1 空间地址为200000h 的boot table, 即自举表[8] ; 自举完毕以后， 接着对时钟、EMIF 进行初始化，然后初始化T VP5150 以及AL422B, 通过读状态寄存器判断有无场同步信号V SYNC, 通过向控制寄存器2 写数复位FIFO 的写指针， 结束复位状态， 想控制寄存器1 的ST ART 位写1, 开始采集图像； 当FIFO 满一场图像时， 触发外部中断INT 4, DSP 转去执行中断服务程序， 中断服务程序首先将ST ART 位清零， 然后将FIFO 的读指针复位， 结束复位状态， 开始接收来自FIFO 的数据， DSP 将数据存入SDRAM, 供DSP 的后续处理。

　　4 结束语

　　考虑到应用场合需要低价位， 低功耗的处理芯片， 选用5509A 作为本系统的核心芯片； 结合现有的图像处理算法， 设计出了一套低功耗， 低成本的嵌入式图像采集与处理系统。

摘要： 传统图像采集处理系统多以计算机为平台， 其图像处理速度不高， 且体积庞大、功耗大。为克服这些缺点， 介绍了一种成本低、结构简单、体积孝功耗低的图像采集处理系统。以TI 公司的T MS320VC5509A 为核心器件， 采用大容量FIFO 完成视频数据存储， 利用CPLD 完成逻辑控制功能