基于ADV7183A视频采集系统的设计

系统采用美国德州仪器公司推出的TMS320C6416。TMS320C6713是德州仪器公司推出的一款浮点型高性能DSP，开发工具为CCS，它与FPGA的传输主要通过中断控制引脚GP5／。EXT-INT5，片选信号TACE2，AECLKOUT时钟引脚，64位数据线，20位地址线，还有GPTO口。
设计方案中FPGA与DSP的传输选择异步双口RAM。
RAM设计：写时钟为LLCC1：27 MHz，写使能为320×256有效数据期间，读时钟是DSP的时钟，读使能是写完一帧图像后开始读，并由DSP的片选信号读取，通过中断来连接FPGA和DSP，写完81 920个数据后给DSP的中断控制引脚GP5／EXT-INT5发中断，中断可以是上升沿也可以为下降沿，此方案中选择了下降沿，DSP在中断控制引脚上检测到下降沿后，DSP认为收到中断，开始读数据，片选信号TACE2有效，从收到中断到TACE2有效，此期间会有一个延迟，但不影响读数据。
DSP设计：数据线使用低8位，即AEDO-AED7，地址线不连接，与FPGA的通信设置为异步，设置读取的数据为81 920，DSP在片选信号TACE2有效期间为DSP读数据，由于TACE2为低电平有效，而双口RAM的读使能是高电平有效，因此需要将片选信号取反后才能作为读使能，DSP以100 MHz进行读数，当读完后DSP的片选信号自动拉高。读取数据结束，STP如图3所示。

(2)CCS可以根据图像数据显示图像，因此把传输过来的数据进行显示，验证采样的正确与否。DSP读完后显示灰度图像，相机拍出的原始图像和隔点采样后DSP显示的图像如图4和图5所示。

由图中可以看出，采样的数据可以很好地显示摄像机所拍图像，表明采样方法是正确的。

4 结束语
本视频采集系统利用FPGA对视频解码芯片进行设置，具有小型化、低功耗、灵活性等特点，采用ADV7183A作为视频解码芯片。同时，作为视频输入前端，将彩色摄像头的模拟视频源转换成8 bit的ITU-BT656的YCrCb型4：2：2视频数据，并进行隔点采样得到320×256的图像，实现了FPGA与DSP的接口设计，将隔点采样得到的数据传输给DSP，由DSP显示图像达到了设计要求，能够为后来的去噪声和背景抑制等滤波处理提供良好的数字视频数据。