基于USB的高清彩色CCD图像采集系统

摘要：提出一种基于USB的彩色CCD高清图像采集系统设计方案。图像数据的来源采用的是SONY公司的ICX205AK芯片，结合USB2．0接口，复杂可编程逻辑器件CPLD设计了一个高速的彩色CCD图像采集系统。文中详细阐述了系统内不同模块的硬件电路设计思路和软件运行流程。整个系统由电源系统、CCD传感器、A／D模数转换器、CPLD控制器、USB2．0高速接口、上位机控制程序等各个部分组成。本系统的硬件电路可以协调正常工作完成分辨率为140万的高清图像采集，最高采集帧率达7．5 frame／s。
关键词：CCD；图像采集；ICX205AK；USB2．0；CPLD

随着时代的进步，科技的发展，数字图像的采集与处理在科技研究，工农业生产、医疗卫生、航空航天，军事对抗等领域得到了越来越广泛的应用。所以，对图像采集系统的研究具有重要的现实意义和应用价值。笔者提出了一种基于USB的彩色CCD高清图像采集系统。CCD中文名称为电荷耦合器件，它是20世纪70年代迅速发展起来的一种新型半导体探测器件，可把自然图像转换为电信号，具有动态范围大、电荷转移效率高、低噪声输出、分辨率高、工作频率高等优点。USB即Universal Serial Bus，是通用串行总线的简称，这是由七家主要的计算机与电子科技大厂于1994年所研发和制定的一种串行总线协议。本采集系统具有以下特点：数据传输采用USB2．0高速传输接口；整个系统由USB接口供电，无需外加额外的电源；系统可实现140万的高清图像采集；图像采集的速度最高达7．5 frame／s。

1 系统硬件设计
1．1 系统硬件架构
本系统的硬件架构如图1所示。整个系统由电源系统、光学系统、图像传感器，A／D转换器、CPLD控制器、USB2．0高速接口、上位机PC以及控制程序等各个部分组成。电源模块负责给整个系统供电，电源模块的输入是USB总线提供的5 V电源，进行DC—DC转换产生两路CCD驱动所需要的电源：15 V、-8 V。其他模块的供电采用统一的3．3 V。图像传感器采用的是SONY公司的CCD ICX205AK，它是一款1／2英寸、145万有效像素的CCD传感器，每秒能够输出145万有效像素的图像7．5帧。A／D转换器负责将CCD输出的模拟信号转变成为数字信号，采用的是ADI公司的AD9824，它是一款完善的CCD信号处理器。CPLD控制器产生CCD和AD工作所需要的时序，同时须实时接收USB总线发送过来的控制信息，并根据接收到的参数实现图像的曝光时间和白平衡等调整。USB2．0高速接口是整个系统数据通信的“交通要道”，对系统中高速图像信号采集，上位机与硬件电路之间通信等方面起着至关重要的作用。本系统采用Cypress公司的USB2．0控制器CY7C68013A，CY7C68013A芯片内部包含USB2．0收发器、串行接口引擎(SIE)、增强型8051内核、16KB RAM、4KB FIFO存储器、I／O接口、数据总线、地址总线和通用可编程接口，硬件资源非常丰富。根据系统的要求，并考虑到系统的成本，本系统采用Altera公司的MAX 3000A系列产品中封装为TQFP 100的EPM3128 ATCl00-10N芯片作为系统的控制中心。该芯片有2500个系统门，128个宏单元，最大支持80个用户I／O，且功耗低。

1．2 CCD驱动电路设计
图2为CCD驱动电路。由于ICX205AK垂直移位寄存器不能直接使用TTL电平驱动，所以需要引入CCD驱动电路部分，对CPLD生成的各种转移脉冲信号进行功率放大，以满足CCD对驱动波形电压及电流以及时序的要求。驱动信号的好坏会对CCD的电荷转移效率产生较大的影响，从而影响成像的质量。本设计采用的是与ICX205AK相配套的垂直时钟驱动芯片CXD1267AN，将原本为TTL电平的V1，V2A，V2B，V3和SUB信号转变为合适的电平。其中V1，V3要求为-8V／0 V两个等级，V2A，V2B要求为-8 V／0 V／+15 V3个等级，SUB为-8 V／+15 V两个等级。引入XSG1，XSG2两个时序信号，用于控制CXD1267AN生成垂直移位时钟信号V2A＼V2B，实现感光阵列中的电荷信号转移到移位寄存器。H1，H2水平寄存器转移时钟，用于控制水平移位寄存器的电荷信号的顺序移出，其频率直接决定CCD信号输出的频率。

1．3 高速USB2．0接口设计
图3为高清图像采集系统的核心传输链路，USB2．0高速接口。因为图像采集系统要求将数据高速而准确地传入PC端，故本系统采用Sla ve FIFO模式，图像不经FX2LP的CPU处理，直接通过从属端点FIFO将数据高速传入PC端。

图3中，IFCLK为Slave FIFO的接口时钟。Slave FIFO接口时钟信号既可由内部提供，也可由外部提供。如果FX2LP设置为使用外部时钟源，则IFCLK引脚可被用来提供5～48 MHz之间的任何频率的时钟信号。当IFCLK被设置为输入时，最小频率为5 MHz。