如何利用逻辑分析仪来缩短嵌入式系统的开发时间

前言：

今日依据微控制器(MCU)和数字信号处理器(DSP)所设计的嵌入式系统功能是越来越复杂，其脚位数设计也越来越多，不过当您需要数字设计的重要信息时，也唯有设计复杂精密的逻辑分析仪才能处理先进电子产业不断增加的性能及复杂性。

所以使用逻辑分析仪通常是最佳(有时是唯一)的办法;例如，若要观测状态模式中的逻辑，或在众多的频道中检查时序关系，您就非得使用逻辑分析仪不可了。

目前还是有许多研发工程师依赖着其所熟悉的示波器，用来量测大量的数字信号和除错(Debug)复杂的数字电路设计，也许您会觉得为什么不可以用示波器来量测，当然可以，只是当您使用逻辑分析仪来替代示波器量测和除错(Debug)数字的相关信号时，您的研发时间将会大量的缩短，节省您宝贵的研发时间，现在您不用马上相信我，但当您看完下列说明后，相信您马上会爱上逻辑分析仪!

量测通道：

在目前的新式微处理器和微控制器其设计的脚位数是越来越多，所以如果还是使用示波器(量测通道2~4CH)来观察分析的话，那肯定会浪费很多的研发时间，进而造成新产品的上市时间的延长。以下举例说明：假设有一微处理器(MCU)是20PIN的脚位数，共有8个I/O脚位数，当工程师想要同一时间来观查分析所有I/O脚之变化和相互间的关系;此时使用示波器就没办法办到，因为示波器最多就只有四个量测通道，所以最多一次可以同时间观察四个脚位的I/O变化，所以要观察八个脚位的I/O变化，并不是用示波器看两次，就可以达到，而且要相互间的关系也很难作判断，我想几乎所有工程师只要使用示波器用来量测此案例，一定都会非常苦恼，而且浪费在此段的量测时间差不多是占整个研发周期1/4;但是假如工程师用逻辑分析仪来量测此案例时，您知道会有多简单吗?因为逻辑分析仪拥有的量测通道从16~数百个不等(如图一)，逻辑分析仪可以一次将同一时间八个脚位的I/O变化和相互间的关系，显示在同一窗口上，可以让工程师很容易的去观察分析，并发现相互间之差异性，如此，使用逻辑分析仪量测此案例，将会缩短1/5的研发周期。

也许您会认为那么多的量测信道，怎么会记得哪一个通道量测哪一个脚位或是信号，关于这一点逻辑分析仪也帮您设想到了，您可以针对每个量测通道更改名称，只要将通道名称更改为您所量测的脚位或是信号名称，哪怕您将此波形档案储存起来，等后续您还要再来分析此波形时，也会很容易进入分析状况，不会完全搞不清楚状况。

图一 逻辑分析仪拥有多个量测通道

放大分析功能：

在目前的消费性数字电子产品，其功能设计是越来越精良，也越来越复杂，且其所要求的质量却不会因为功能性的提高，而降低产品质量，反而是要求越来越高，所以研发工程师所面临的问题，就是其所要观察分析的波形数据长度越来越长，而且最好能把一个CYCLE程序的波形数据全部显示出来，供工程师可以一次性的观察分析波形数据。以下举例说明：有一工程师用MCU设计了一个八位的计数器程序，从0x00开始计数到0xFF结束，且其震荡器是使用8MHz;此时当工程师使用示波器和逻辑分析仪来观察分析此计数器的计数从0x00~0xFF是否正常时，它们是否可以一次将0x00~0XFF的波形数据全部抓取显示出来?(如图二)所抓取下来的波形数据是否可以全部无限制放大来分析和放大后波形是否会失真?(如图三和图四)

图二 均可以抓取0x00~0xFF的波形

图三 根据上图目测发现Bug的波形，将波形放大来观察分析

图四 当示波器再放大时，波形显示已经是失真状态，但是逻辑分析仪却没有这个限制，反而利用水平放大的功能，来寻找目测难以发现的Bug，如图本来0xFF之后是要接0x00，但是经过放大后，却发现在0xFF和0x00之间有一个Bug，波形数据为0xF0，而且这也要归功逻辑分析仪拥有多个量测信道和总线分析的功能，才能很容易发现这个Bug。

总线(Bus)分析功能：

相信工程师们对这各名词应该是很熟悉，因为在产品的研发上，处处都可以看得到它的身影，如数据总线(Data Bus)、地址总线(Address Bus)和控制总线(Control Bus)等，它的好用之处相信工程师们也应该很清楚，但是工程师对它是又爱又恨，我为什么会这样说呢?因为总线(Bus)大部分都是8~16bits不等，所以当工程师要用示波器来解读总线(Bus)里的信息时，就非常麻烦了，因为示波器最多就只有四个量测通道，所以最多一次可以同时间观察4bits的信息，所以要观察8bits信息，用示波器就要分两次来量测，并且要做记录，工程师再根据记录来判读总线(Bus)里的信息，假如要转换进制的话，工程师还要计算才会得知转换后的进制值是多少，所以用示波器来量