种OTP存储器片上时序信号产生电路的设计

在TSMC 0．18μm工艺下，整体电路的仿真结果如图4所示。当ATD_OUT的低电平到来时(图2中垂直竖线标记处)，就像前面2．2节分析的一样，WOUT变为低电平；当ATD_OUT的低电平结束即上升沿到来时，NET5上的寄生电容被充电，图4中可以看出NET5的电位逐渐抬升；当上升到反相器INV1的开关阈值VM时，从图4中可以看出NET6发生从低到高的翻转；从图中可以看到NET6发生从低到高的翻转使WOUT拉高；同时NET3也被拉高，迫使N6开启将NET5清零，从图4中可以看到NET5在被充电到VM后瞬间被拉低，NET6也瞬间变为0。从图4的仿真结果可以很清楚的看出，WOUT的宽度主要由NET5充电时间T决定(还加上一个ATD_OUT自身的宽度)。控制T就可以控制WOUT的宽度。

3 结束语
文中设计的电路的主要功能是产生一个时序信号源。类似于自定时方法。例如，将该信号作为控制信号的信号源，可以通过简单的延时、与、或等操作派生出相应的控制信号，这些信号就可用于控制存储器内部各功能模块如灵敏放大器以及锁存器等。该电路的特点是时序信号源的宽度可控，通过调整电容或者充电电流可以得到不同的输出脉冲的宽度，这可以结合存储器中所需要的控制信号的宽度来决定。