基于PLL的时钟恢复设计方案

抖动频谱。以非常窄的LBW进行测试，可以显示被测发射机产生的所有抖动。而使用非常宽的LBW进行测试，则只会显示发射机产生的、预定系统接收机用自己的PLL不能滤掉的抖动。一般来说，一致性测试中会指定后一种时钟恢复方式。系统设计人员主要关心超出接收机追踪能力的抖动。

分布式时钟方案

并不是所有系统都从数据流中导出时序。部分系统如PCI Express和全缓冲双直列内存模块(DIMM)，它们使用发送到通信链路每一端的分布式时钟来为数据定时。发送端和接收端使用PLL来生成参考时钟。

一般来说，分布式参考时钟将有一定数量的抖动，如来自原始晶体的相位噪声。它也可能会有SSC。时钟在每个IC内再生，并用来为发送功能和接收功能提供时钟。每个PLL将有一个环路响应，如果其作用完全相同，那么一个PLL上的抖动完全可以由另一个PLL追踪，也就是说，接收机看不到任何净效应。但实际情况往往要更加复杂。

即使对采用相同设计、相同制造工艺及相同生产批次制造的器件来说，几乎也不可能获得完全相同的环路响应。由于确保IC之间及IC内部的路径长度一样也很困难，因此在接收机抖动中还会出现同等的触发延迟，导致出现更多的抖动。

嵌入式时钟方案

把时钟嵌入到数据中是保证在接收机准确恢复发射的数据流的一种常用方式。但一旦实现，就会产生一个问题，即系统以一种时钟速率运行，而输入的码流会以略微不同的速率运行。必须以某种方式重新为数据输入时钟，以便与接收端系统相匹配。

在某些结构中，特别是在SONET/SDH中，设计人员做的一项重要工作是使系统中的所有时钟尽可能地匹配，这是通过基于全球定位系统(GPS)来分配高度准确的系统时钟，或者基于铷(Rubidium)或类似标准来分配本地时钟而实现的。

其它结构则承受了时钟速率差异性更大的特点，以此来降低成本和复杂性。在任何情况下，系统最终都必须处理所有的不匹配，这一般要等到差异超过1个比特或1个帧，然后插入或删除比特或字符。通常，系统协议会插入多个字符，称为填充字，这些字符在接收机上会被舍弃掉。还有的时候，如果需要的话，协议会允许接收机插入自己的字符，而不会打乱数据的含义。

增加或删除这些字符可能会极大地影响测试。基于协议的测试设备通常被设置成处理插入的或删除的字符，同时仍能识别底层信息。但是，物理层测试设备有时更加受限，它要求码型完全符合没有变化的已知重复序列。多出或漏掉码会导致设备认为发生了错误。

在系统管理基线漂移时也会发生数据码型变化，即系统会经过AC耦合和一长串完全相同的位，导致平均信号电压漂移，直到发生误码。在这种情况下，协议方案对于每个有效字符通常有两个版本，并确定发送最能有效抗击任何基线漂移或运行不一致的版本。接收机上的协议智能完全能够识别哪种版本是正确，但这也违反了某些测试设备对码型不变的要求。

某些测试设备可以进行参数测量，而无需重复码型。这在检查物理层问题时非常有效，但不能处理协议错误。此外，还有可能会漏掉清除后作为正确码重传的接收机误码，尽管这些码是有问题的。

通过使用环回测试，发送到接收机的信号被环回，成为发射机的输出。但数据并不总是完全相同，因为时钟速率匹配错误会导致填充字变化，这可能会使测试设备混乱。在这些情况下，一种解决方案是创建一个测试环境，其中发射机时钟域和接收机时钟域完全一样，从而无需进行域速率匹配。许多使用仪器时钟恢复的方案可以用测试设备输出的准确速率创建一个时钟信号，然后再利用这个信号为环回测试生成一个测试信号。

随着时钟恢复在更多的系统和测试设置中日益普遍，必须考虑其对测量的影响。许多外部影响可能会打乱数据和时钟源之间的关系。通过了解这两者之间的关系，可以获得更实用、更准确的测量结果。