eGaN FET比拼MOSFET，驱动器和布局

由于eGaN FET的总米勒电荷（QGD）远小于相同导通电阻的功率MOSFET，因此eGaN FET器件的开关速度有可能比后者快得多。如上所述，在“硬”开关转换期间，太高的dV/dt实际上会形成直通状态而降低效率。因此我们建议器件具有调整栅极驱动上拉电阻的能力，以最大限度地减小转换时间，从而不会引起其他不必要的机械部件损耗。这样也可以调整开关节点电压的过冲和振铃来改善EMI。在功率MOSFET应用中，这是以一个电阻和一个反并联二极管串接在栅极驱动输出端来完成的。然而，对于eGaN FET来说，由于阈值电压很低，我们并不推荐这种做法，而是采用最简单的通用解决方案，将驱动器中的栅极上拉和下拉连接分割开来，并在需要时可让分立电阻插入。

　　eGaN FET反向偏置或“体二极管”操作具有无反向恢复损耗的优点。然而，这种优势可以被更高的“体二极管”正向压降所抵消。二极管传导损耗因此会很大，特别是在低电压和高频率的情况下。然而，与二极管的反向恢复损耗不同的是，这些传导损耗可以通过合适的死区时间管理而降至最低，因为这种管理可以最大限度地减小“体二极管”的导通时间间隔。

　　硅栅极驱动器和控制器一般在低电压时具有20ns（±10ns）的有效最小死区时间，并且随总线电压的增加而增加，对于600V驱动器来说大约增加至400ns（±100ns）。eGaN FET的栅极电容和米勒电容都要比等效的硅器件小很多，因此导通和关断延迟更短，开关时间也更短。这些更短和更不易变化的开关时间便于实现更加严格的死区时间控制，进而有利于减少“体二极管”的传导损耗。最好的死区时间是减小到上述值的一半和四分之一之间，并降低相似的变化幅度。在这期间，eGaN FET栅极驱动器具有死区时间调整功能是有好处的。我们可以根据栅极驱动源的不同情况，简单地通过延长关断时间从而延长脉冲或者通过延长导通时间缩短脉冲来完成。

　　栅极驱动的电源调整

　　eGaN FET器件目前的6V最大栅极电压确实会限制栅极驱动的电源范围，因此至少需要某种形式的电源调整。我们最关注的是半桥配置的浮动或高侧电源。如果想以一种简单的方法来提高低侧（以接地为基准）和高侧电源之间匹配程度，我们可以使用“匹配”二极管，如图2所示的分立栅极驱动器来实现。

　　这种做法只适合死区时间和“体二极管”导通值最小的互补开关型半桥应用。对于eGaN体二极管导通时间显著长于自举二极管导通时间的应用来说，2V“体二极管”压降将加到电源电压上，这可能导致高侧电源出现过压。这种情况就需要使用后自举稳压电源形式。与硅器件相比，eGaN FET的这种有限的最高过驱量确实会增加栅极驱动电源的复杂性。

　　根据既定与功率MOSFET不同的eGaN FET驱动器要求，我们可以界定eGaN FET栅极驱动器IC。首先，为了利用现有的MOSFET控制器和电平转换基础设施，我们建议使用简单的eGaN FET驱动器接口IC。这部分被定义为任何控制器与eGaN FET之间的接口，如图3所示。相同的器件还可以用于同步整流和单开关隔离型拓扑（例如反激和正激）。当栅极驱动器功能通常都在控制器外部实现时，这些器件还适合用于数字控制器。我们建议的器件引脚分布和引脚描述分别如图4和表2所示。

　　布局考虑

　　最大可允许的6V栅极电压仅比推荐的5V驱动电压高1V。这个限制要求精确的栅极驱动电源以及eGaN器件和栅极驱动器之间的有限电感，因为电感会造成栅极上出现电压过冲。虽然一些过冲是可以接受的，但也可以完全避免，只要栅极电感满足以下等式：

　　其中：

　　RSource = 栅极驱动器上的源电阻

　　LG = 栅极驱动器与eGaN器件之间的环路电感

　　这样，对于给定的栅极环路电感，一定有一个最小的源电阻值，用以防止VGS超过其最大限值。

　　由于宜普（EPC）器件采用芯片级封装，其封装电感是微不足道的，所以我们可以把共源电感问题当作布局问题，而非栅极驱动器要求。然而，这些因素相互牵扯在一起，无法形成一个清晰的区分。

　　CSI的加入将在di/dt期间在CSI上产生一个与栅极驱动电压相反的电压，从而降低效率，增加导通和关断时间。因此，为了获得最优异的开关性能，关键就是最小化共源电感。乍看起来矛盾的是，如果我们接受CSI会导致增加开关损耗的代价，增加CSI将降低米勒导通的可能性。这是因为在互补器件的“硬”导通时，CSI上的电流交换di/dt将导致栅极上出现负电压，从而在部分电压转换期间有助于器件保持关断状态。

这里没有说明的是，CSI、栅极电容和栅极驱动下拉环路现在形成了一个LCR谐振电路，需要加以抑制以避免在栅极上出现等效的正电压振铃。这种振铃可能在接近末端甚至在电压转换完成后再次使器件导