便携式功率分析仪设计-----硬件设计（三）

提出了更高的要求。

LPC2138可使用外部晶振或时钟源，内部PLL电路可调整系统时钟，使系统运行速度更快(CPU最大操作时钟为60MHz)。倘若不使用片内PLL功能及ISP下载功能，则外部晶振频率范围是1～30MHz，外部时钟频率范围是1～50MHz;若使用片内PLL功能或ISP下载功能，则外部晶振和外部时钟频率范围均为10～25MHz.本设计使用了12MHz外部晶振，XTAL1和XTAL2为外部时钟输入脚，分别接12MHz无源晶震的两端。由于LPC2138内部已经集成了反馈电阻，只需要在无源晶振的两端各接一个电容就可以起振。根据LPC2138的芯片手册查表可知，12MHz无源晶振的外接负载电容应为18pF.此外，为了使系统更容易起振，在晶振的两端并接了一个1MΩ的电阻。

RESET引脚是一个施密特触发的复位端，带有一个额外的干扰滤波器。复位干扰滤波器使处理器可以忽略非常短的外部复位脉冲，它决定了RESET保证LPC2138芯片复位所必须保持的最短时间不得小于300ns.在本系统中，LPC2138上电后即开始工作，中间不需要进行复位。而且为了保证系统的稳定性，要求LPC2138在工作过程中不得复位。因此本系统的复位电路采用了专用微处理器电源监控芯片SP708S，以提高系统的稳定性。MR是SP708S的复位脉冲输入脚，当MR引脚上出现低电平时，SP708S立即输出复位信号，RESET引脚输出低电平使LPC2138复位。根据系统实际要求，现将MR引脚悬空，不接任何复位信号，系统上电后，SP708S的RESET引脚即输出恒为高(3.3VCC)，保证系统在整个工作过程中不复位。

LPC2138的47个IO口被分为二组(P0口，P1口)，P0组有31个，P1组有16个，均可通过设置相应的管脚功能选择寄存器来实现第二功能。本设计中，LPC2138与器件的连接采用双向I/O方式，将P0口和P1口设为普通I/O接口，利用P0口的16个I/O口作为数据/地址线(低8位数据/地址复用，高8位为地址线)。虽然整个系统中的数据最宽为12位(12位的A/D采样数据)，但是由于选用了8位A/D芯片AD9480，所以数据输入输出线也相应的设为8位宽(P0.8～P0.15)，LPC2138提供I 2 C总线和串行总线，但在系统实际设计中，我们利用通用I/O口模拟总线传输方式，利用P0.27～P0.30模拟ARM的读写控制WR，RD以及ALE，CS.

JTAG接口电路采用ARM公司提出的标准20脚JTAG仿真调试接口，JTAG信号的定义及与LPC2138的连接电路如图3-15所示。LPC2138支持通过JTAG串行端口进行仿真和调试。跟踪端口允许跟踪程序的执行。调试和跟踪功能只在GPIO的P1口复用。这意味着当应用在嵌入式系统内运行时，位于P0口的所有通信、定时器和接口外设在开发和调试阶段都可用。同时，ARM的P1.16～P1.23口通过连接JTAG插座，外接控制键盘。

3.3.5.2 D/A转换电路

本设计系统中D/A转换电路输出主要用于调整通道直流偏置以及为比较器提供外部参考电压。D/A转换器的转换精度决定了通道偏置调整的步进的最小值，同时也决定了外部触发器的工作精度。因此，应当根据系统的需要选择适当位数的D/A转换器。本设计采用TI公司的4通道，8位D/A转换器TLC5620.其特性如下：

四路8位电压输出D/A转换器;

5V单电源工作;

串行总线接口;

高阻抗参考电压输入;

可编程1至2倍输出范围;

可方便地同时输出更新;

内部上电复位;

低功耗;

半缓冲输出。

本设计中，TLC5620的外围连接电路如图3-16所示。图中，REFA～REFD为参考电压输入端，这里均接到一个稳定的2.5V电源上。TLC5620输出信号(DACA～DACD)的电压范围可编程选择为参考电压的一倍或两倍。LOAD、CLK、DATA为TLC5620的串行总线接口，通过这三根总线可对TLC5620编程实现数字控制。本设计中这三根总线与FPGA相连，实现由FPGA控制TLC5620相应通道的输出电压。

此外，TLC5620的信号输出端带有施密特触发器，从而使信号输出端(DACA～DACD)具有较高的噪声抑制能力。为了进一步减小控制电压上的噪声，本设计中还在每个输出端DACA～DACD各加了一个0. 1μF的电容进行滤波。由图3-18可以看出，TLC5620的通道A和通道B分别被用来作为信号通道偏置调整和外部比较器的比较电平，还需要在这两个通道的输出各加一级运放使其输出V G1和V G2能够在-2.5V～2.5V之间调整，本设计选择双通道的运放TL072.其负向输入端接2.5V，在TL072的两路输出端均加了33μF和10μF的电容对此增益控制电压进行滤波，滤波后的电压分别送去信号通道和比较器。