可编程能力使高速ADC实现更多特性并进行性能折衷

多年来，高速信号转换系统中的模数转换器(ADC)所使用的典型流水线架构包含了取样波形所需的所有功能，这些功能被集成进同一封装中：

　　1. 某种形式的跟踪保持电路，可保持用于转换的信号；

　　2. 内置参考和偏置电流；

　　3.时钟缓冲器和较小的数字电路，可将来自各级电路的比特组成无误码的数据字。

　　在大多数情况下，这些转换器中的可编程性仅限于通过一个休眠管脚打开/关闭转换器，或通过在双补码(two's complement)或偏移二进制码(offset binary)输出格式中选择一种格式。

　　系统内调整

　　随着ADC速度和通道密度的提高，数字输出驱动电平和终端电阻的系统内调整有助于保证高数据速率时的数字信号完整性。对具有串行低压差分信号(LVDS)输出的ADC来说更是如此。在没有输入信号的情况下，通过从ADC输出端提供一个数字激励信号，就可以在输出总线上发送练习模型。这样做可以确保多个数字组成得到正确的连接。即使是信噪比(SNR)和无杂散动态范围(SFDR)之间的性能折衷也可以通过寄存器调整实现。

　　目前已有一些流水线式ADC具备了增强的可编程能力，例如TI公司的ADS*5。在该器件中，4个14位、125兆样本/秒的ADC、以及用户可编程性都被集成在单一的9×9mm封装内，因此比起采用多个ADC、每个ADC包含一个转换器、整体体积更大的方案，该器件使用起来更容易。ADS*5还有许多特性可用于精确调整数字接口，以及实现SNR和SFDR之间的系统折衷。这正是系统内可编程能力存在的真正价值。

　　一旦定义好ADC和下游数字器件之间的链路并在板上建立起来，通过串行可编程接口(SPI)调整ADC的能力，就可以把以前要数周的调试时间缩短到5分钟。如果没有这种可编程能力，那就可能需要设计多个电路板才能解决意外的数字信号完整性或时序问题。

　　可调整的LVDS接口

　　可以通过ADS*5中的SPI调整寄存器设置中的LVDS电流等级，以优化低阻抗或互连匹配不良的差分信号完整性。这些调整可以在板子制造出来后进行。LVDS信号完整性在LVDS传输路径末端进行表征。

　　例如，图1就是只有5pF负载电容的一个LVDS数据输出位的示波器图形。LVDS输出驱动强度被设为3.5mA进入板上100欧姆电阻，触发频率为~375MHz。这些是正常的LVDS设置。在高速和更长距离时，LVDS信号中可能会发生反射，从而减小数据有效窗口，破坏接收器件识别正确转换信号的能力。这种信号完整性问题正在图1中发生。

　　 图1：LVDS的电容负载5pF，以额定的3.5mA进入板上接收端100欧姆的电阻。

　　有几种方法可以解决这个问题，它们除了访问ADC的SPI外没有其他任何要求。你可以将LVDS输出电路中的内部负载电阻作为源负载来终结传输线。这会在LVDS输出端形成一个50欧姆的负载(两个100欧姆电阻并联)。因此，额定的3.5mA电流形成的信号幅度是700mVpp额定输出电压的一半。

　　更低的差分信号电平本身会导致与上述劣化信号同样多的检测错误，但只要LVDS接收器具备必要的灵敏度，那么对许多系统来说就没有问题。

　　如果要求更高的LVDS摆幅，可以设置ADS*5让LVDS输出电流翻倍到7mA(图2)，从而使信号回到700mVpp。电容负载也从5pF(图1)提高到10pF(图2)，进一步彰显了额外电流和双倍终端信号的好处。在图2中，所有转化现在都没有反射能量。

　　 图2：LVDS的电容负载10pF，以的7mA进入板上接收端50欧姆的电阻。

　　就像驱动能力可以根据要求增加一样，在LVDS信号完整性允许的条件下，也可以降低驱动能力以便节省功耗。为了节省功率，如果满幅700mVpp没必要的话，或者距离可能很短、ADC和数字器件之间的负载也很小，那么就可以改变LVDS输出电流和负载电阻。

　　根据不同的期望结果，这样做有几大好处。在信号速率不是特别高、电容负载又低的情况下，可以使用低于3.5mA标准的几种电流设置之一、以及大于100欧姆的内部负载电阻(甚至无需额外的负载电阻，进而节省费用和空间)，这样仍能建立可靠的链接。

　　在信号完整性允许的情况下，一种节省功耗的方法是选用142欧姆的内部LVDS差分负载和2.5mA的LVDS电流。在这种组合设置下仍能达到约700mVpp。通常，在条件有保证的情况下，建议为LVDS路径末端的差分终端电阻提供一块空间。对于短路径来说可能没有必要，ADC里的内部源端的终端电阻已经足够。

　　LVDS规范允许LVDS源的差分输出处于247到454mV峰值范围内的任一点。其他组合也可能用于增加或减少仍处于TIA/EIA/ANSI-* LVDS规范内的LVDS驱动强度和电压电平。你可以从系统概念开始就选择这些特性以便节省功率。另外，它们也可以在LVDS信号完整性问题被意外发现时仅用作保障措施。

这些特性可以在发生问题时节省大量板级调试的时间