精密逐次逼近型ADC基准电压源的设计方案

基准电压输入

逐次逼近型ADC的简化原理图见图1.采样间隔期间，容性DAC连接至ADC输入，并且与输入电压成比例的电荷被存储在电容器中。转换开始后，DAC从输入端断开。转换算法逐个开关每一位至基准电压或地。电容上的电荷再分配可导致电流流入或流出基准电压源。动态电流负载是ADC吞吐速率和控制位检验的内部时钟的函数。最高有效位(MSB)保持大部分的电荷，需要大部分电流。

图1. 16位逐次接近型ADC原理简化图

图2显示AD7980 、16位、1 MSPS、PulSAR? 逐次逼近型ADC基准电压输入端的动态电流负载。通过观察基准电压源和基准电压引脚之间500 Ω电阻上的电压降，得出测量值。曲线显示电流尖峰高达2.5 mA,并且在整个转换期间分布着较小的尖峰。

图2. AD7980动态基准电流

若要支持该电流，同时保持基准电压的无噪声特性，需在尽可能靠近基准电压输入放置一个高数值、低ESR的储能电容，通常为10 ?F或更大。较大的电容会进一步平滑电流负载，并降低基准电压源电路的负担，但极大的电容会产生稳定性问题。基准电压源必须要能提供灌满基准电容所需的平均电流，而不会导致基准电压下降过大。在ADC数据手册中，基准输入电流平均值通常在特定的吞吐速率下指定。例如，在AD7980数据手册中，将1 MSPS下5 V基准电压源的平均基准电流指定为330 ?A典型值。两次转换之间不消耗电流，因此基准电流随吞吐速率成线性变化，在100 kSPS时降至33 ?A.基准电压源--或基准电压缓冲器--在最高的目标频率下必须具有足够低的输出阻抗，以便在ADC输入端保持电压水平，使电压不至于因为电流而产生太大的压降。

基准电压源输出驱动

图3显示典型的基准电压源电路。基准电压源可集成具有足够驱动电流的缓冲器，也可采用适当的运算放大器作为缓冲器。为避免转换误差，特定吞吐速率下所需的平均电流不应使基准电压下降超过½ LSB.该误差在突发转换中最为明显，因为此吞吐速率下基准负载将从零变化到平均基准电流。

图3. 典型精密逐次逼近型ADC基准电压源电路

AD7980为16位ADC,其IREF = 330µA,VREF = 5 V;使用该ADC作为确定基准电压源是否具有足够驱动能力的示例，则对于½ LSB压降，最大允许输出阻抗为：

大部分基准电压源不指定输出阻抗，但会指定负载调整率，通常以ppm/mA表示。将其乘以基准电压并除以1000即可转换为输出阻抗。例如，ADR435超低噪声XFET® 5 V基准电压源指定流出电流时的最大负载调整率为15 ppm/mA.转换为电阻，可得：

因此，就输出阻抗而言，ADR435应该足够了。它可流出的最大电流为10 mA,足够处理330 µA的平均基准电流。当ADC输入电压超出基准电压，哪怕只有很短的一段时间，它也会向基准电压源注入电流，因此基准电压源必须要能吸取一定量的电流。图4显示ADC和基准电压输入之间的二极管连接，在输入超量程条件下它可造成电流流入基准电压源。与某些老的基准电压源不同，ADR435能吸收10 mA电流。

图4. AD7980模拟输入结构

由于基准电流的参数要求与吞吐速率成线性关系，较低的吞吐速率或使用较低吞吐率的ADC(如500 kSPS AD7988-5 或100 kSPS AD7988-1 (IREF = 250 µA)时，可采用较高输出阻抗(功耗较低)的基准电压源。通过降低基准电流，可算出最大输出阻抗。请注意，这些公式仅作参考准则，对选择的基准电压源必须测试硬件驱动能力。

当所选基准电压源的驱动能力不够时，或者首选微功耗基准电压源时，可使用基准电压缓冲器。可通过将适当的运算放大器配置为单位增益而实现。运算放大器必须具有低噪声和适当的输出驱动能力，并且要能够稳定工作在较大容性负载下。它还必须要能提供所需电流。通常不指定运算放大器的输出阻抗，但一般可通过输出阻抗与频率的关系图确定，如图5中的AD8031 80 MHz轨到轨运算放大器所示。

图5. AD8031 ROUT 与频率

位于100 kHz以下，则输出阻抗低于0.1 Ω;而直流时则低于0.05 Ω，因此就我们1 MSPS下驱动AD7980的示例而言，它是不错的选择。在宽频率范围内保持低输出阻抗对于驱动基准电压输入而言非常重要。即便是较大的电容值，储能电容也永远无法消除基准电压输入端消耗的电流。电流纹波的频率成分是吞吐速率和输入信号带宽的函数。大储能电容处理与吞吐速率相关的高频电流，而基准电压缓冲器必须能够在最大输入信号频率(或储能电容阻抗变得足够低，可提供所需电流的频率)保持低阻抗。基准电压源数据手册中的典型曲线显示输出阻抗与频率的关系，选择基准电压源时应加以考虑。

AD8031就是一个很好的选择，它在容性负载大