OTN帧头定位电路优化研究

后续的比较器对重排的数据的第25bit开始进行比较，比较正确后，输出了FAS指示信号

结束语

随着通信技术的发展，数据传输的速率越来越高，电路规模越来越大。而大规模的电路要同时进行高速运行时，无论对于FPGA还是ASIC，都是巨大的挑战，有时甚至不能成功，所以就需要对电路的规模进行优化以降低电路规模。本文提出的帧定位电路，对原有的帧定位电路有很大的优化。

参考文献：
　　[1] ITU-T. G.709/Y.1331. Interfaces for the Optical Transport Network[S].2012
　　[2] 吕瑾,徐东明,张云军.SDH传输系统中帧定位电路设计[J].中国集成电路,2010,(10)
　　[3] 孟李林.用流水线技术实现STM-16帧定位电路设计[J].光通信研究,2008,(1)
　　[4] 孟李林,蒋林等.SDH帧头检测及数据重排电路[P].2005