简化嵌入式视频接口

去加重可以在初始转换完成后，在线路上进行驱动的输出电压。这样就能将电缆上累积的电荷以及相关的直流偏移减至最少，使信号可以轻松转换为新状态。去加重的等级应该允许进行调整，以便针对互连特征优化效应。

　　EMI – 普遍问题

无论是使用传统接口还是使用串行化接口，所有系统都面临着一个共同的难题，那就是降低 EMI。随着分辨率与色彩深度提高，边缘速率与通道开关次数也会提高，从而导致电磁辐射增加。此问题可以从多方面解决，首先是从 LVDS 及其广泛用途着手。LVDS 使用通用平行视频接口(4 个数据对 + 1 个时钟对)，并且还可用于串联化嵌入式频率解决方案。

但是，源与接收设备(帧捕获器或显示器)之间的连接可能使用 LVCMOS 接口。宽式平行 LVCMOS 输出总线是公认的辐射“热点”。请务必尝试将与这些输出开关相关的能量降至最低，并尽可能扩展此能量的频谱。由于平行输出切换更快，因此需要提高边缘速率。输出转换应该尽可能慢至能够有效支持要求的开关频率与输出负载。具有可程序化输出驱动的解串器可提供此弹性。

扩展能量的频谱是降低峰值辐射的常见做法。在某些情况下，源可能会提供扩频频率。所选串行器与解串器应该能够跟踪此频率调制以获得最大好处。在源进行扩展并非永远都能得到支持，因此还需要使用可自行生成扩频输出的解串联器，以便降低输出“热点”上的电磁辐射。

即使是使用具有降低 EMI 功能的芯片集，也务必要遵循合理的 印刷电路版设计惯例。

串行化视频的解决方案

美国国家半导体 Channel-Link II 系列的串行器/解串器芯片集，是专为简化串联化视频接口的应用而设计。75MHz 的最高时钟频率可支持 HD 720p 视频。高达 24 位的数据、附带的视频同步信号以及视频像素频率，经过串行化后将成为单一低电压差动输出。

这些芯片集均提供用于调整信号的可调式去加重与等化功能。

获得专利的直流平衡编码方案以及数据随机化和加密功能，可将 ISI 减至最少并降低链路上的辐射，从而扩展了频谱内容，否则这些未经扩展的频谱内容便会重复出现。串行器与解串器的设计，是要充分利用上游设备的扩频时钟，同时还提供自行生成的扩频时钟。降低 EMI 的其它功能包括降低驱动强度，以及交错开关平行输出驱动器。所有零件均提供“自动休眠”省电功能，当输入接口处于非活动状态时，便会切换至低功率模式。

平行总线可以与 LVCMOS 或 LVDS(4 个数据 + 1 个频率)连接。此 LVDS 接口相当于美国国家半导体的 28 位 Channel-Link 产品，并且提供简单易用的升级路径，其中的图像源、帧捕获器或显示控制器均包含集成 LVDS。

对于需要更高频宽与更长电缆驱动的系统，美国国家半导体的 FPGA-Link 解决方案则是理想选择。在接收设备和源上与具有成本效率的 FPGA 结合使用时，可通过 30 米长的电缆获得高达 3.125Gbps 的数据速率。解串器可提供重新定时的串行输出以驱动菊花链式接收设备，这在并排显示器应用中特别有用。

嵌入式视频系统可以获得使用串行化接口时所具有的性能与成本优势。可靠的设计惯例与技术，对于成功的实施非常重要。美国国家半导体的 Channel-Link II 与 FPGA-Link 芯片集，提供具有信号调整功能的串联化接口，可将偏斜问题降至最低，并允许使用更长且更细小的电缆。降低 EMI 的功能以及与各种来源和接收设备之间的兼容性，打造了简单易用且功能强大的解决方案。