双通道接收器把ADC、固定增益放大器和抗混叠滤波器集成在单个封装内

LTM9002-AA使用了一个双通道、14位、125Msps ADC，两个26dB固定增益放大器，而且还包括一个针对全标度范围调节而配置的12位双通道DAC (如图1所示)。内部抗混叠滤波器负责将输入频率限制在 <170MHz。放大器提供了一个50Ω的差分输入阻抗和一个 ±50mV的输入范围 (即 -16dBm)。该缺省范围是通过把SENSE引脚连接至VDD来设定，并能够采用三种方式来调节。对于较低的 -3dBm 范围，可以将SENSE引脚连接至1.5V。通过把SENSE引脚连接至VDD或1.5V，内部基准即被采用。可以通过给SENSE引脚施加0.5V至1.0V的电压来使用一个外部基准。辅助DAC提供了一个用于选择范围的最终选项。或者，也可以利用外部基准或辅助DAC来对范围进行精细调节 (比如：平衡两个通道的增益)。

在多种节能模式当中，包括对放大器或ADC进行独立停用。ADC具有两种停机状态，即：NAP (打盹) 和SLEEP (睡眠) 模式。在打盹模式中，内部基准处于偏置状态，于是转换操作可在启动之后的100个时钟周期之内恢复。在睡眠模式中，基准被关断，启动操作需要1μs或更长的时间。该器件具有一种时钟占空比稳定器功能，并提供了一个输出时钟信号(用于准确地锁存输出数据)。两个通道可以在单独的并行总线上输出，或被复用至单根并行总线上(以节省处理器引脚)。

　　连接至模拟输入

LTM9002的模拟输入提供了一个50Ω的差分阻性输入阻抗，在大多数场合中，该阻抗都是与信号通路精确地匹配。输入共模电平应大约为VCC/2。传统上，ADC的输入需要极大地关注驱动电流、稳定时间以及对采样及保持开关操作的非线性特性响应。如欲实现最低的失真性能，则ADC输入的共模电平必须针对特定的ADC前端进行优化;如欲获得最佳的信噪比 (SNR) 性能，则信号摆幅必须利用最大ADC输入范围。在LTM9002的内部对此均有所考虑。

　　连接至数字输出

LTM9002采用了从OVDD切换至OGND的标准CMOS输出缓冲器。OVDD可在0.5V至3.6V的范围内变化，从而能够适应许多不同的逻辑器件系列，而OGND则可高达1V。由于LTM9002的电源是在内部进行旁路的，因此无需布设本机电源旁路电容器。用于数字输出缓冲器的电源应连接至负责给被驱动逻辑电路供电的那个电源。例如：如果转换器驱动一个由1.8V电源供电的DSP，那么OVDD应被连接至这个1.8V电源。较低的OVDD电压还有助于降低从数字输出至模拟或时钟电路的干扰。OVDD和OGND被与ADC电源和地隔离开来。一个与输出端串联的内部电阻器使输出表现为50Ω阻抗 (相对于外部电路)，而且可以免除增设一个外部阻尼电阻器的需要。

　　电源和旁路

LTM9002需要一个3.0V电源，为了对LTM9002内部每个功能块的性能进行优化，采用了多个电源引脚。在内部，每个电源都被旁路至非常靠近芯片的地，旨在最大限度地降低耦合噪声。传统ADC电路板布局的一个常见问题是：由于从旁路电容器至ADC布设了很长的印制线，因而导致系统性能有所下降。在LTM9002中，采用内部旁路电容器的裸片结构提供了尽可能精确的去耦，并免除了增设外部旁路电容器的需要。

　　结论

多通道ADC应用需要实现上佳的通道至通道匹配和隔离，而不占用宝贵的板级空间。如果没有匹配、隔离和板级空间约束条件，那么驱动高性能ADC将具有相当的挑战性。LTM9002集成化双通道IF/基带接收器子系统设法满足了所有这些要求，并免除了使ADC与其驱动器相匹配的设计任务。通过集成无源滤波和电源旁路元件，其总尺寸比采用另外的分立型可实现方案时有了大幅度的缩减。LTM9002的μModule封装本身是专为最大限度地提高集成元件的性能而开发的。