集成电路Cu互连线的XRD研究
时间:04-16
来源:互联网
点击:
绝对优势的择优晶面取向。 3 结论
Cu互连是目前深亚微米集成电路的主流技术。Cu镀层的织构和择优取向与电沉积条件、添加剂、镀层厚度以及衬底等因素密切相关。通过硫酸盐体系电镀获得的Cu镀层,本文用XRD研究了不同条件对Cu镀层性能的影响,以及不同厚度Cu镀层的织构情况。实验结果表明,对于在各种条件下获得的1 μm Cu镀层,均呈现(111)晶面择优,这样的镀层在集成电路Cu互连线中有较好的抗电迁移性能。
- 基于新型ASSP LTC3455的硬盘MP3电源设计(06-07)
- 单片彩色LCoS显示系统的设计实现(09-09)
- 具有开关电源通路管理的下一代电源管理集成电路(08-28)
- 如何利用DCP获得更精确的性能(10-01)
- 集成电路的种类与用途(09-20)
- CMOS集成电路中ESD保护技术研究(10-17)