积分梳状滤波器的FPGA实现
1 CIC滤波器结构分析
CIC滤波器最早是由Hogenauer提出的,后来出现了不少改进的结构形式。最基本的CIC抽取滤波器是指该滤波器的冲激响应具有如下形式:
CIC抽取滤波器在w=0处的幅度值为R,其幅频特性如图2所示。称频率区间0~2π/R为CIC滤波器的主瓣,而其他区间为旁瓣。由图2可以看见随着频率的增大,旁瓣电平不断减小,其中第一旁瓣电平为:
可见单级CIC滤波器的旁瓣电平比较大,只比主瓣低13.46 dB,说明阻带衰减很差,一般很难满足实用要求。为了降低旁瓣电平,可以采用多级CIC滤波器级联的办法来解决。
当Q=5时,QQS=67.3 dB,由此可见5级级联的CIC滤波器具有67 dB左右的阻带衰减,基本能满足实际要求。实际应用的CIC抽取滤波器常采用多级结构来实现。由此可见实际应用中采用多级CIC抽取滤波器能适用更宽的有用输入信号。适用于软件无线电系统中的CIC抽取/内插滤波器如图3所示,通常R的取值为1或2。
2 五级CIC滤波器的FPGA实现
在此设计的CIC抽取滤波器的参数为:抽取因子D=25,带宽比例因子b=1/8,R=1的5级CIC滤波器。设输入数据位宽为8 b,输出数据位宽为10 b。
实现的VHDL代码如下所示:
3 仿真分析
利用Altera公司的Quartus Ⅱ软件,针对Cyclone系列的EP1C12Q24017,对CIC滤波器的实现方法进行仿真分析,所得时序图如图4所示。仿真结果表明5级CIC滤波器的实现方法正确。
4 结论
本文给出了适用于软件无线电采样率变换系统中CIC滤波器的结构,完成了5级CIC滤波器的具体设计,时序仿真分析证明了该滤波器的正确性和可行性。该多级CIC滤波器的FPGA实现方法可在其他多速率处理系统中推广应用。
- 电源管理总线的结构与优势(11-19)
- 新型灌封式6A至12A DC-DC μModule稳压器系列(11-19)
- 低电压PLD/FPGA的供电设计(01-24)
- 基于FPGA的高精度数字电源(02-12)
- 功率分配系统(PDS)设计:利用旁路电容/去耦电容(04-29)
- 具有多个电压轨的FPGA和DSP电源设计实例(05-22)