使运算放大器的噪声性能与ADC相匹配

在两个区域中的噪声，然后使用平方和的平方根将这两个值加起来。图3显示了进行这一计算的公式，并阐明了这两个区域。

图3将噪声分为两部分。在区域e1中，通过放大器电路的dc增益，我们得到了值为+1V/V的放大器1/f噪声。放大器噪声的这些规范为几纳伏/赫兹平方根。因此，只有当将那个区域的带宽平方根乘以这个区域的平均噪声时，该分析才算完成。就CMOS放大器而言，1/f区域通常为从0.1Hz至100 Hz，甚至可以高达1000Hz。由于这一噪声值被带宽平方根相乘，因此其产生的噪声较低。在区域e2中，放大器的宽带噪声被放大器电路增益（还是 +1 V/V）和带宽平方根相乘。

图3 典型的RTI噪声评估

每一个区域都会对整个电路噪声产生影响：

放大器输出端的总体噪声为：

利用这一计算，放大器输出端的1/f噪声SNR为：

利用TI的SPICE仿真工具TINA-TITM，我们可以验证这一噪声计算的正确性。请登录 www.ti.com.cn/amplifier 查找该工具。

图4中的两个曲线图展示了TINA-TI如何帮助我们了解电路中的噪声。图4 (a) 显示了一个放大器的仿真噪声响应。图4 (b) 显示了频率增加时的累积噪声。需要注意的是，在图4 (b) 中，该噪声在较低频率下时非常低，这是因为，较低带宽被一个小数（即带宽）的平方根相乘。当频率增加时，累积噪声也随之增加。有人会认为，由于图4 (a) 的特点，在较高频率下噪声的增加会更少。正如我们所看到的一样，并非如此，因为带宽乘法器（带宽的平方根）在高频时更大。

图4 RTI噪声和RTO噪声密度的图形表示

将运算放大器与ADC噪声系数组合

我们检查放大器可能存在的噪声源时，可以较为容易地估计出图 1 中系统的总噪声。该系统使用16位ADC，即ADS8325，其最大采样率为100ksps。这种器件的典型SNR为91dB。

正如我们之前所看到的那样，OPA363 RTO噪声为109.8dB。现在，通过使用运算放大器SNR和ADC SNR，并运用平方和的平方根法则，我们就可以确定该系统的总体噪声了。

从这一计算，我们可以看到放大器噪声对系统精度具有非常小的影响。

利用电路中的这些器件，SNR性能将总是等于或者小于最低值。假定在放大器和ADC之间存在这种相互关系，那么选择一个更高噪声的放大器将得到最差的结果。例如，如果我们使用一个10 V/V增益的放大器，其在10 kHz下的典型电压噪声规范为end= 那么SNRTotal为82.2dB。如果我们使用16位ADS8325，那么SNRTotal则为81.6dB。在本例中，放大器决定了电路噪声的高低。

还有更多影响放大器选择过程的因素，但是放大器噪声能够对数字编码结果产生巨大的影响。如果放大器的噪声太大，那么ADC肯定会将放大器电路的噪声转换成数字输出。另一方面，ADC可能会比放大器电路的噪声更大。如果我们在没有评估系统的情况下选择一款噪声极低的放大器，那么我们可能会在一个组件或者其他组件上花费太多的资金。确定一个电路中潜在的噪声一直都是一个巨大的挑战，但是有一些经验法则是可以被用来克服这些问题的。基于我们在计算方面的优势，我们可以利用电路的频率范围；另外，当我们组合噪声源时，我们可以利用这一方程式来对平方和的平方根求解。通过使用这些技巧，我们可以迅速地确定放大器/ADC组合的一致性。

在本电路中，一个放大器将信号链阻抗隔离。我们可以添加其他一些特性，例如：增益或滤波；但是无论我们在放大器周围添加了什么特性，我们都应该始终确保放大器电路能够保持ADC的完整性。