![](../img/eep-analog/analog-34951yy4qj4xlx.jpg)
![](../img/eep-analog/analog-3501je0cc1tjr4.jpg)
(为了能够做宽广范围的谐振频率设定,选择容量比较大的可变电容二极管。频率范围为数MHz时,可将串联的电容器由1000pF变更为100pF。)
PLL-VCO基板的制作舆调整
图7所示的为所制作的PLL-VCO印刷电路基板。图(a)为零件配置图,图(b)为印刷电路基板图样。将PLL用IC,VCO,缓冲放大器配置在一块印刷电路基板上。
从PLL用IC会产生数字电路的噪声,因此,应该将PLL部与VCO电路,缓冲放大器使用个别的基板作成;但是,在此为混合在一个基板上。
在此一基板上,使用接地铜箔将PLL用IC与其它高频电路分离,并且将电源也成为个别系统,以减少数字电路的影响。
VCO电路与缓冲放大电路的铜箔也使用稍粗的图样。
调整的步骤如下所述。
▲将PLL锁栓
PLL-VCO电路为受到反馈控制的状态,称之为锁栓(Lock)。首先,假设数字设定SW的显示为5000。此时,如果PLL被锁栓,则MC145163P的LD端子(28端子)会成为″H″输出,LED会发光。PLL-VCO基板的制作舆调整
图7所示的为所制作的PLL-VCO印刷电路基板。图(a)为零件配置图,图(b)为印刷电路基板图样。将PLL用IC,VCO,缓冲放大器配置在一块印刷电路基板上。
从PLL用IC会产生数字电路的噪声,因此,应该将PLL部与VCO电路,缓冲放大器使用个别的基板作成;但是,在此为混合在一个基板上。
在此一基板上,使用接地铜箔将PLL用IC与其它高频电路分离,并且将电源也成为个别系统,以减少数字电路的影响。
VCO电路与缓冲放大电路的铜箔也使用稍粗的图样。
调整的步骤如下所述。
![](../img/eep-analog/analog-351ythgq3ymca4.jpg)
图7 PLL-VCO电路的印刷电路基板
(数字电路与类此电路(高频率)为混在一起,
但是,利用铜箔配置的设计,将两者分开。信号线为用接地铜箔包围隔离之。)
如果偏离锁栓状态时,LD端子会成为L脉波输出,因此,LED会稍微暗下来。在偏离锁栓状态下,可以稍微调整线圈T1,T2的铁芯,使成为锁栓状态。
接着,如图8所示,利用高频率测试棒检出输出端子的电压,然.后再调整T2的铁芯,使电压成为最大。此一高频率测试棒可以使用第8章所制作的。
▲振荡频率范围调整
此为振荡频率范围为45M~55MHz的调整例子。将数字设定用SW设定为4500,调整T1的铁芯,使可变电容二极管的电压Vr成为2V。
接着,将数字设定用SW设定为5500,确认Vr是否成为4~6V。
图9所示的为连接470Ω的负载,将T2的谐振点调整至52MHz,观察可变电容二极管的电压与频率变化的情形。VCO的振荡频率即使在38M~68MHz变化,也会使频率锁栓。
实际上,振荡频率的宽幅为在l0MHz以内使用,使T2在中心频率发生谐振。
PLL电路广被使用于AV产品上。而且由于PLL电路的LSI化,使电路制作很简单。此所使用的MCl45163P为较容易取得的PLL用IC之一。![](../img/eep-analog/analog-35304vuypaiyoc.jpg)
图9 可变电容二极管的电压与频率,输出电压的关系
(输出电压的变化会受T2谐振特性的影响。将T2与10pF组合而变化之,谐振电路的Q值愈低,输出电压会愈成为平坦。)
|