ADF4108在宽带X波段频率合成器中的设计应用

产生-219dBc/Hz相位噪声，在这里我们可根据给定的fPDF及PLL的输出频率求出PLL整个系统的相位噪声PHTOTAL。例如，PLL输入fVCO频率为2.2GHz，fPDF为20MHz，则分频比：N=2200MHz/20MHz=110

　　PHTOTAL=-219+20log110+10log20×106

　　=(-219+41+73)dBc/Hz

　　= -105dBc/Hz

　优化设计及仿真

　　为了实现X波段的微波频率合成器，设计时可以选用锁相环芯片ADF4108与外部VCO和环路滤波器来进行设计。由于受到芯片频带的限制，通常在芯片基础上需增加一个固定分频器，通常称之为固定前置分频式单环频率合成器，以便降低锁相环芯片RFIN的输入频率。该方案的具体电路结构原理如图3所示。

　　本设计将采用另外方法即外加混频器进行下混频方案，该设计保证了PLL系统中全相参且不引入前置分频器的电源噪声，同时还降低了的RFIN，称之为双环混频式锁相环频率合成器，该方案具体电路结构原理如图4所示(图4中R为倍频次数)。

　ADF4108有一个简单的SPI可兼容串联读写接口，CLK、DATA和LE可控制数据传输，当LE(latch enable)为高电平时，在CLK的每个上升沿，已锁入输入内存的24 位数将被送入合适的缓存器。该系统工作速度是纳秒级。这比有几百微秒的锁定时间的典型系统更能满足要求，从而提高了锁相环的锁定速度。本设计采用CPLD进行控制，CPLD芯片中XC95288XL最快工作时间为10ns，并且具有较多的宏单元，可以快速实现对ADF4108芯片的串口控制。混频器选用成都亚光的HSPK68C，压控振荡器选用十三所的HE832K1，输入采用进口的100MHz晶振，其相位噪声可达-155dBc/Hz/kHz，100MHz的晶振经过二功分后，一路信号给梳谱发生器倍频使其产生C波段信号，另外一路送ADF4108作为参考源频率。该方案的具体电原理图见图5。

　使用ADI公司提供的专门针对4000系列的锁相环芯片的仿真软件ADI SimPLL，可对ADF4108器件进行仿真。该软件本身提供有多种类型的环路滤波器，用户可根据需要选择滤波器，本设计为了不引入有源器件的电源噪声，选用三阶无源低通滤波器，输入所选定的VCO特性参数，这样，软件可自动计算出环路的各个参数以及相位噪声、锁定时间等。图6 是最终的仿真波形，由图6 可见该方案设计的X波段频率合成器在10GHz的输出频率上相位噪声只有-105dBc/Hz/kHz，且入锁时间只有2.5ms。

　　结语

　　由ADF4108芯片构成的X波段频率合成器具有电路简单、功耗低、工作带宽大、相位噪声低及控制灵活等优点，搭配不同的外围电路就可形成不同频段的频率合成器，在无线通信、电子侦查和雷达等系统中具有明显的优势。