全硬件视频处理引擎简化视频系统设计

个独立的码流缓冲区。外部码流缓冲区将组成一个缓冲区环(ring buffer)。BIT处理器将在获得缓冲区环的起始地址后自动进行循环操作。

　　在解码处理中，CPU将码流写入到该缓冲区中，接着BIT处理器将读取该码流，如果二者配合不好，会导致码流的重写(overwriting)或者不足(underflow)，一旦这种情况发生，解码就会失败。为了防止这种情况的发生，当前码流的缓冲区读/写指针必须在外部的CPU和VPU内部的BIT处理器之间交换。CPU操作的写指针和BIT操作的读指针必须都要写入内部寄存器，BIT处理器通过比较这两个指针来判断码流缓冲区是否有码流不足，如果是的话，则需要停止解码来阻止误读码流，直到CPU写入足够的码流数据并更新写指针。反过来，CPU也需要在对缓冲区环写入数据之前对读指针进行判断以确定不会发生码流重写。

　　在诸如1080i/p高清解码的应用下，VPU所要求的内存带宽很高，而现在的操作系统多为多任务操作系统，因此内存带宽不足的问题就很可能发生，这将导致播放不流畅甚至错误解码的情况发生。因此必须仔细规划系统带宽的使用。

　　本文小结

　　从上述的分析来看，对于i.MX53的VPU的使用是非常简单的，全硬件VPU对于编解码过程的高度封装实际上隐藏了这一过程的复杂性，使得从整体上来看，视频处理成为一件轻松的任务，这正是全硬件VPU的显著优势之一。目前，多媒体设备的市场竞争异常激烈，系统厂商的产品开发时间被压缩得非常短，就视频解决方案而言，应用处理器供应商必须保证其参考设计能够提供简洁易用的API，以及经过充分验证的可靠性和实时编解码性能，基于全硬件视频处理的系统设计无疑是一种极具市场吸引力的解决方案。