BUCK DC/DC变换器最优化设计

为了设计出高性能的开关电源，选择性能更为优越的功率半导体器件，改进电路拓扑结构，选择和改进控制电路的控制方式，优化器件的排列布局等成为必然途径。从BUCK DC／DC变换器的基本工作原理着手，设计了主电路参数，运用非线性规划技术对该电路进行优化设计，得到最优化模型，然后运用ORCAD PSPICE软件对电路进行仿真，仿真结果表明：运用最优化设计所体现的优越性明显，提高电路设计质量。
关键词：BUCK DC／DC变换器；约束条件；最优化设计；仿真

随着电力电子技术的不断发展，要求开关电源具有更高的工作频率、效率、工作密度、功率因数、可靠性、电路具有更小的体积和实用性。为了得到高性能的开关电源，研究者们在选择性能更为优越的功率半导体器件，改进电路拓扑结构，选择和改进控制电路的控制方式，优化器件的排列布局等方面做了大量的优化设计工作，并且取得了许多卓有成效的成果。近年来，人们引入了功能强大的数学规划方法来解决开关电源的最优化设计问题，形成了开关电源的最优设计技术，在目标值与约束条件都能用数学公式表达时，这种采用数学优化方法得到的设计结果与传统的设计方法相比，往往具有很强的优越性，可提高开关电源的设计质量，缩短设计周期，本文首先采用传统方法对BUCK DC／DC变换器的主电路参数进行了设计与器件的选择，然后提出了设计的最优化目标值和约束条件，从而利用数学规划方法得到了该变换器的最优化模型，对BUCK DC／DC变换器的最优设计具有实际的指导意义。

1 BUCK DC／DC变换器工作原理及参量关系分析
输入交流电压(220V AC)经整流滤波后变换为300 V DC，而用电设备所需要的直流电压是多种多样的，降压型DC／DC变换器主电路(BUCK电路)是一种输出电压小于输入电压的单管非隔离型直流变换器，是属于开关电源中一种典型的电路，开关管一般都采用PWM控制方式。

图l(a)所示为BUCK DC／DC变换器主电路，图l(b)和图l(c)给出了CCM下两种工作模态的等效电路，图1(d)为工作波形。由图l(d)可知：

滤波电感L一般较大，为了减小电流纹波，从而减小滤波电容值，缩小体积，提高电源的功率。但在负载瞬态变化过程中，过大的滤波电感限制了能量的传输速度，负载瞬态变化所需要(或产生)的能量几乎全部由滤波电容提供(或吸收)，特别在大电流负载情况下，必须增加滤波电容(一般采用多个电容并联以减小ESL和ESR)，但其缺点是体积增大，电源功率减少。因此在实际的设计中要折衷考虑这两个变量。

2 BUCK DC／DC变换器主电路设计
2．1 输出滤波电容选型

由式(4)～式(5)可知：Co可由给定的Ud、△Uo、L等来确定。由于电容器本身没有完美的电气性能，所以其内部的等效串联电阻将消耗一些功率，并且等效串联电阻上的压降会产生输出纹波电压，欲要减小这些纹波电压，只能靠减少等效串联电阻的值和动态电流的值。选择电容C的类型，经常由纹波电流的大小决定。截止频率fc的高低，LC的大小，都将影响输出纹波电压。在实际设计中，选择L和C时，要综合考虑其重量、尺寸以及成本等因素。
2．2 滤波电感的选择
电感的选择与输出端负载的变化范围有关，如果电路处于CCM工作模式，则滤波电感的选择需满足以下关系：

令最小负载电流为零界连续电流，即：IOC=IOM，则：

对于负载电流变化很大，下限电流很低的场合，按式(7)选出的滤波电感很大，同时电感体积也增大，传输的功率下降，为此可在输出端接假负载以增加最小电流，但这样会使电路其他性能恶化，为避免这种情况的发生，IOC一般取(1／5～1／3)IOM。
2．3 磁性元件设计
2．3．1 磁性元件选型
选择8#材料的铁粉芯，其参数如表l所示。

根据以上参数得磁芯的电磁势能W，磁芯面积AP，导线截面积AC及线圈匝数N如下：

2．3．2 电路主要指标

查8#材料铁粉芯的规格尺寸和有关参数的表格，得到T106-8／90型符合要求，其参数如下：AL为45 nH／N2，外径为26．9 mm，内径为14．5 mm，厚度为11．1 mm，磁路长度为6．49 cm，截面积为0．659 cm2，体积为4．28 cm3。
2．3．3 初步设计结果
由T106-8／90各个参数可知，该材料的磁芯面积为：AP=10876.5>7087mm4；线圈匝数为：；导线截面积：Ac=ILm／J=3．2／400=0．8x10-3cm2，选择AWG#17导线，其截面积为0．822 8x10-3cm2，电压纹波需满足2％的要求，由此可得输出滤波电容为：

由此可得初步设计结果为：内径ID为14．5 mm，外径OD为26．9 mm，厚度Ht为11．1 mm，匝数为105，Co为4．2μF，截面积Ac为0．822 8 mm2，电感L为500μH。

3 BUCK DC／DC变换器最优化设计
3．1 设计优化目标
以电路中电感和电容总体积最小为优化项目，即：